一種K波段超寬帶雷達頻率綜合器的研制

王玉江 趙達軍 陳福林 張 博 劉 剛

(四川航天電子設(shè)備研究所 成都 610100)

0 引言

雷達頻率綜合器由一個高穩(wěn)定晶振作為基準源，經(jīng)過混頻器、倍頻器、分頻器等進行加減乘除運算后產(chǎn)生各個輸出所需信號，其主要包括采樣時鐘信號、上行信號、本振信號等,被廣泛應(yīng)用于雷達系統(tǒng)中[1]。隨著武器裝備技術(shù)的不斷發(fā)展，雷達頻率綜合器逐漸向著寬帶化、多功能化等方向發(fā)展。本文運用環(huán)外插入混頻器的DDS+PLL頻率合成技術(shù)，采用乒乓式鎖相環(huán)形式，設(shè)計了一種超寬帶、低相噪雷達頻率綜合器，其中對K波段跳頻本振信號和上行信號進行了詳細設(shè)計和指標仿真分析，通過實驗測試，較好地滿足了設(shè)計指標要求。

1 直接數(shù)字頻率合成技術(shù)

直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesizer，DDS)是隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展出現(xiàn)的一種新的數(shù)字頻率合成技術(shù)，它從相位量化的概念出發(fā)進行頻率合成，其基本結(jié)構(gòu)如圖1所示，DDS內(nèi)部結(jié)構(gòu)由相位累加器、正弦查詢表(ROM)、數(shù)模轉(zhuǎn)換器(DAC)和低通濾波器(LPF)等部分組成[2-3]。DDS 輸出信號與傳統(tǒng)由振蕩器產(chǎn)生的信號相比，具有頻率分辨率高、切換頻率速度快、信號穩(wěn)定等優(yōu)點。N位相位累加器對應(yīng)相位圓上的2N個相位點，每個相位與幅度值存在一一對應(yīng)關(guān)系，從而對應(yīng)2N個幅度值，這些幅度值被存儲在波形存儲器中。在K位頻率控制字FCW(Frequency Control Word)的控制下，相位累加器給不同的相位碼對波形存儲器尋址，從而實現(xiàn)相位-幅度的轉(zhuǎn)換。

圖1 DDS工作原理

假設(shè)DDS中相位累加器位數(shù)為N，頻率控制字為FCW，系統(tǒng)時鐘頻率為fc，輸出頻率為fo，頻率分辨率Δf，其表達式如式(1)所示。

(1)

由式(1)可得，頻率分辨率的精度是由系統(tǒng)的時鐘頻率和相位累加器的位數(shù)為N決定，選擇高相位累加器位數(shù)的DDS時，其分辨率更精確；取適當?shù)南辔辉隽恐悼梢垣@得一定頻率范圍的輸出信號。本系統(tǒng)信號發(fā)生器采用成都振芯科技研制的高性能DDS芯片GM4912C，該芯片是一款采樣率最高為5GSPS的單通道信號產(chǎn)生器，內(nèi)部集成14位高速DAC，該芯片可支持單頻率點、線性調(diào)頻、FSK、PSK、ASK以及相干 FSK等多種信號調(diào)制方式，具有48位頻率調(diào)諧精度，16位相位調(diào)諧精度，14位幅度調(diào)諧精度。DDS參考時鐘信號為DDS提供工作時鐘信號，由于受到奈奎斯特采樣定理的限制，DDS輸出頻率最高達到參考時鐘的40%，本設(shè)計采用的芯片參考時鐘為5GHz，故其輸出頻率最高可達2GHz，可以實現(xiàn)較高頻率信號帶寬的線性調(diào)頻信號輸出，滿足一定捷變帶寬的要求。

2 環(huán)外插入混頻器的DDS+PLL頻率合成技術(shù)

環(huán)外插入混頻器的DDS+PLL頻率合成技術(shù)是將DDS輸出一定捷變帶寬信號與PLL產(chǎn)生的超寬帶跳頻信號進行混頻，從而產(chǎn)生超寬帶上行輸出信號,其原理圖如圖2所示。該方式利用DDS保證系統(tǒng)的頻率分辨率、捷變帶寬以及相位噪聲，用鎖相環(huán)(Phase-Locked Loop， PLL)保證其工作頻率和帶寬，即由PLL提供較大的頻率步進，DDS提供精確的頻率步進以填補大步進之間的間隙。輸出信號的相位噪聲主要由PLL和DDS輸出信號的相位噪聲決定。由于PLL的鑒相頻率較高，環(huán)內(nèi)分頻的次數(shù)有所減少，再加上歸一化相位噪聲基底較低，輸出信號相位噪聲有所改善[4-5]。同時DDS的相位噪聲一般很低，所以這種形式的頻率綜合器相位噪聲指標較好。但是輸出信號是由DDS直接混頻產(chǎn)生，在設(shè)計合理混頻器的前提下，輸出信號的雜散抑制度與DDS基本相同。在實際設(shè)計中，需要對DDS輸出信號的交調(diào)分量進行分析，確定輸出信號中的雜散成分,相應(yīng)地選擇合適的濾波器，以減小輸出信號的雜散分量。

圖2 環(huán)外插入混頻器的DDS+PLL頻率合成基本原理圖

3 超寬帶雷達綜合器方案設(shè)計

DDS產(chǎn)生一定捷變帶寬的信號與鎖相環(huán)產(chǎn)生的超寬帶跳頻信號進行混頻，從而產(chǎn)生超寬帶雷達上行信號。超寬帶雷達頻率綜合器以一個100MHz恒溫晶振作為基準源，運用功分器、鎖相環(huán)、壓控振蕩器、放大器、濾波器等器件，通過選用多種不同頻率范圍的鎖相環(huán)，實現(xiàn)不同輸出信號，超寬帶雷達頻率綜合器產(chǎn)生原理如圖3所示，其輸出信號為：1.2GHz信處采樣時鐘信號，5GHz的DDS時鐘信號，K波段跳頻本振信號，6GHz固定第二本振信號以及Ku波段上行信號。本雷達頻率綜合器采用ADI公司生產(chǎn)的高性能鎖相環(huán)芯片ADF4356、ADF41513以及低噪聲運算放大器ADA46251、有源環(huán)路濾波器ADA4807-2和高頻率、大帶寬的壓控振蕩器HMC738LP4。由于恒溫晶振相位噪聲較好，產(chǎn)生的不同輸出信號的頻譜比較干凈，相位噪聲較低，本設(shè)計使用高穩(wěn)定恒溫晶體振蕩器，采用環(huán)外插入混頻器的DDS+PLL頻率合成技術(shù)的相關(guān)理論，運用有效的信號串擾隔離屏蔽技術(shù)，借用ADIsimPLL鎖相環(huán)環(huán)路濾波器仿真等方法，最終設(shè)計了一種高性能的超寬帶頻率綜合器[6]。其中，超寬帶雷達頻率綜合器輸出的第一跳頻本振信號為K波段，帶寬可達2GHz，上行信號為Ku波段，其跳頻帶寬可達2GHz，捷變帶寬可達300MHz，近端雜散抑制度可達60dB，帶寬內(nèi)平坦度小于±2dB。

圖3 超寬帶雷達頻率綜合器產(chǎn)生原理圖

3.1 超寬帶第一跳頻本振信號電路設(shè)計

第一跳頻本振信號是雷達系統(tǒng)最重要的信號，該信號與DDS產(chǎn)生的基頻信號上變頻產(chǎn)生雷達發(fā)射上行信號，與雷達回波信號下變頻產(chǎn)生第一中頻信號，因此該信號的頻譜純度、信號穩(wěn)定度等參數(shù)指標對整個雷達系統(tǒng)具有重要影響。超寬帶第一跳頻本振信號產(chǎn)生原理圖如圖4所示，該信號通過超寬帶PLL和VCO實現(xiàn)，采用乒乓式鎖相環(huán)技術(shù)，可將跳頻時間減小一半,使跳頻時間小于10μs，并通過3個射頻開關(guān)對信號進行隔離，隔離度可達到100dB以上，提高了信號的穩(wěn)定度。

圖4 第一跳頻本振信號產(chǎn)生原理圖

超寬帶跳頻信號參數(shù)指標為：跳頻信號范圍為K±1GHz；輸出功率為13±2dBm；跳頻間隔為25MHz；相位噪聲優(yōu)于-80dBc/Hz@1kHz；跳頻時間≤10μs；雜散優(yōu)于-60dBc。超寬帶鎖相環(huán)芯片采用ADI公司生產(chǎn)的ADF41513芯片，該芯片工作頻率為1GHz～26.5GHz，常被用到雷達接收/發(fā)射本振信號產(chǎn)生中。該器件的整數(shù)歸一化底噪達到-235dBc/Hz，鑒相頻率最大輸入250MHz，參考頻率最大輸入800MHz， PLL產(chǎn)生的電荷泵電壓低于外部VCO驅(qū)動電壓，電荷泵電壓為0.7V≤Vcp≤2.6V，需要對電壓進行增益放大，故需要設(shè)計一有源環(huán)路濾波器進行濾波，獲得較好的相位噪聲及較短的鎖定時間[7]。超寬帶壓控振蕩器VCO選用ADI公司生產(chǎn)的HMC738LP4芯片，其工作頻率為20.9～23.9GHz，壓控電壓為1V～8V，VCO輸出信號包括射頻信號、射頻二分頻信號、射頻十六分頻信號，其輸出信號的最大功率分別為15dBm、3.5dBm、-1dBm，其中二分頻信號影響很大，該信號跟隨射頻信號進行上下變頻，產(chǎn)生較多的雜散信號，為了消除二分頻信號的影響，在輸出端加一高通濾波器，從而提高輸出信號的頻譜純度及雜散抑制度。VCO控電壓與輸出頻率關(guān)系如圖5所示，在跳頻輸出信號范圍為K±1GHz相對應(yīng)的壓控電壓為1.8V～5.8V。通過ADIsimPLL仿真可以得到跳頻輸出信號的相位噪聲為-89dBc/Hz@1kHz，滿足指標要求。

圖5 VCO壓控電壓與輸出頻率關(guān)系

ADIsimPLL是ADI公司為其產(chǎn)品提供的PIL輔助設(shè)計軟件，適用于對ADFxxx系列的鎖相壞產(chǎn)品進行功能和參數(shù)仿真。在已知參考輸入頻率100MHz、鑒相頻率12.5MHz、輸出頻率22GHz、環(huán)路帶寬300kHz、相位裕度45°以及VCO靈敏度為500MHz/V，通過ADIsimPLL軟件進行仿真，對鎖相頻率的相位噪聲、鎖定時間、雜散抑制度等仿真參數(shù)進行分析，根據(jù)實際情況選擇相對應(yīng)的電阻和電容值，實現(xiàn)對環(huán)路濾波器的設(shè)計。

為了實現(xiàn)鎖相環(huán)的快速鎖定以及較好的輸出雜散，環(huán)路帶寬設(shè)計為300kHz，通過ADIsimPLI仿真可得鎖定時間、輸出雜散、相位噪聲等鎖相環(huán)仿真參數(shù)如圖6所示。由圖6(a)可得，鎖相環(huán)鎖定信號時間為9μs，采用乒乓式鎖相環(huán)可將跳頻時間減小一半，使跳頻時間滿足小于10μs時間要求；由圖6(b)可得，輸出雜散抑制度為-90dBc，雜散優(yōu)于-60dBc要求；由圖6(c)可得，輸出信號相位噪聲為-89dBc/Hz@1kHz,滿足相噪優(yōu)-80dBc/Hz@1kHz要求。

圖6 鎖相環(huán)仿真參數(shù)圖

3.2 上行信號電路設(shè)計

雷達發(fā)射上行信號是由DDS產(chǎn)生具有一定帶寬的線性調(diào)頻信號與超寬帶跳頻信號進行上變頻實現(xiàn)的。受限于DDS輸出頻率限制，DDS先產(chǎn)生XXGHz±50MHz的線性調(diào)頻信號，該信號經(jīng)過高低通濾波器、放大器后進行三倍頻，從而得到XXGHz±150MHz的線性調(diào)頻信號，XXGHz±150MHz線性調(diào)頻信號再與第一跳頻本振信號XXGHz±1GHz上變頻，通過帶通濾波器取下邊帶，從而得到XXGHz±1GHz±150MHz相控陣天線所需要的發(fā)射上行信號。其產(chǎn)生原理圖如圖7所示。

圖7 發(fā)射上行信號產(chǎn)生原理圖

3.3 電磁兼容性設(shè)計

雷達頻率綜合器為雷達系統(tǒng)提供各個信號，為了防止不同信號間的相互串擾，提高隔離度，本設(shè)計運用了一種有效的信號串擾隔離屏蔽技術(shù)，該技術(shù)不同于以前的腔體隔離屏蔽,而是根據(jù)射頻多層板內(nèi)部不同信號走線的布局，將不同的信號用金屬隔墻分割，并在金屬隔墻底部的射頻多層板設(shè)計了金屬化接地通孔，金屬隔墻與射頻多層板通過焊接壓在一起，以屏蔽電磁輻射能量，保證良好接地性，該方法不僅提高了信號間的隔離度，還提高了抗噪聲能力[8]。射頻多層板PCB如圖8所示。通過實驗驗證，該隔離屏蔽技術(shù)，既簡單又高效，雜波抑制度達到60dBc以上。

圖8 超寬帶雷達頻率綜合器PCB板圖

4 超寬帶雷達頻率綜合器測試

通過使用安捷倫N9030A頻譜分析儀對超寬帶雷達頻率合成器的不同輸出信號的頻率、功率、雜散、諧波、相位噪聲等參數(shù)進行測試，其中采樣時鐘信號、超寬帶第一跳頻本振信號、第二本振信號的頻譜如圖9所示。所有測試數(shù)據(jù)如表1所示，雷達頻率綜合器輸出各個信號的各項電性能指標均滿足設(shè)計要求，其中樣機發(fā)射上行信號的輸出帶寬達到2GHz，捷變帶寬達到300MHz，實現(xiàn)了雷達頻率綜合器的跳頻帶寬和捷變帶寬的超寬帶設(shè)計，驗證了相關(guān)超寬帶頻率合成技術(shù)的有效性。

圖9 超寬帶雷達頻率綜合器部分輸出信號頻譜圖

表1 超寬帶雷達頻率合成器測試結(jié)果

5 結(jié)束語

超寬帶雷達頻率綜合器以一高穩(wěn)恒溫晶體作為參考源，使用多種高性能鎖相環(huán)芯片，產(chǎn)生不同頻率范圍的輸出信號；運用直接頻率合成技術(shù)和間接頻率合成技術(shù)的相關(guān)理論，將跳頻本振信號的帶寬達到2GHz和上行信號捷變帶寬達到300MHz，從而提高了雷達系統(tǒng)的抗干擾能力以及目標的探測能力；同時超寬帶跳頻信號采用乒乓式鎖相環(huán)技術(shù)，減小了跳頻時間，實現(xiàn)了快速跳頻，提高了抗干擾速度。運用有效的信號串擾隔離屏蔽技術(shù)，提高了輸出信號的雜散抑制度；借用ADIsimPLL鎖相環(huán)仿真方法，提高了雷達頻率綜合器輸出各個信號的質(zhì)量；最終設(shè)計了一種超寬帶、高性能的雷達頻率綜合器，這對當前基于相控陣雷達導(dǎo)引頭技術(shù)發(fā)展具有重要的應(yīng)用價值。