基于漏電流補償技術的超低漏電模擬開關

唐毓尚，王 瑤，劉 俊，李 平

（貴州振華風光半導體股份有限公司，貴陽 550018）

1 引言

現有模擬開關[1-3]的實現中常用互補開關電路，即CMOS互補模擬開關[4]，該開關由2部分晶體管構成，一個PMOS晶體管（P1）和一個NMOS晶體管（N1）。互補模擬開關中，P1、N1的柵極控制信號通常是互補反相信號，其電位的高、低決定了模擬開關的開啟和關斷。

常用模擬開關電路PMOS晶體管襯底為N阱，一般情況下，其接最高電位VDD，NMOS晶體管襯底為P-sub，其始終接最低電位VSS。在實際電路設計中，CMOS模擬開關電路襯底和源、漏端存在寄生PN結二極管，從而存在PN結二極管反向漏電流，過大的漏電流會使得輸出保持信號隨著時間而衰減，使信號保持精度降低，從而影響現代控制系統采樣電路的采樣精度。基于以上問題，本文開展了漏電流補償技術的研究，采用漏電流補償電路技術，實現了超低漏電流的模擬開關，提高了輸出信號保持精度。

2 超低漏電模擬開關的設計

模擬開關的漏電流會影響信號輸出端的信號保持精度，采樣原理如圖1所示，當輸出信號VOUT應用于信號采樣電路時，過大的漏電流會使得輸出保持信號隨著時間而衰減，使信號保持精度降低，從而影響現代控制系統采樣電路的采樣精度，因此互補模擬開關的漏電流問題亟待解決。設計的CMOS互補模擬開關電路如圖2所示。

圖1 采樣原理電路

圖2 CMOS互補模擬開關電路

該模擬開關采用PMOS和NMOS晶體管互補開關結構，包含互補開關PMOS晶體管P1和NMOS晶體管N1，P1的源端和N1的源端相連接……