超大面積超導納米線陣列單光子探測器設計與制備*

張笑 呂嘉煜 管焰秋 李慧 王錫明 張蠟寶 王昊 涂學湊 康琳 賈小氫 趙清源 陳健 吳培亨

(南京大學電子科學與工程學院,超導電子學研究所,南京 210023)

超導納米線單光子探測器(SNSPD)是綜合性能最優異的新型單光子探測器之一,而傳統的單像元SNSPD不具備空間分辨力,且光敏面小,光學耦合效率存在瓶頸,因此,研制大面積陣列器件是自由空間光子探測等應用的關鍵.然而,由于器件光敏面由大量超導納米線組成,研發大面積的陣列SNSPD 面臨工藝復雜、成品率低、制備困難等問題.本文設計了一種超大面積納米線陣列結構,利用電子束抗蝕劑氫倍半硅氧烷(HSQ)曝光后可形成氧化硅電學隔離層的特點,僅使用簡化二維工藝即可完成大陣列SNSPD 的制備,對多層結構的傳統立體工藝實現了降維.器件經過行方向并聯測量,未發現壞點,成品率高,且實現了基礎的成像功能驗證.此外,本設計中采用了全超導電極以減少電阻熱效應,并在像元內增設了串并聯電阻,從而均分偏置電流,同時能夠可選地擴展陣列規模.本工作為超大型陣列 SNSPD 的設計與制備提供了一種思路,并有望應用于百萬像素陣列 SNSPD 的制備,與高效讀出電路結合實現兼備大視場和高靈敏度的焦平面光子探測與成像系統.

1 引言

超導納米線單光子探測器(superconducting nanowire single photon detectors,SNSPDs)是一種用于快速、準確、高效地探測單光子的新型光探測器,在效率[1,2]、速度[3]、暗計數[4]、響應頻譜范圍[5,6]等方面極具競爭力.自2001 年Gol’tsman 等[7]首次報道SNSPD 至今,經過20 余年的發展,單像元及小陣列SNSPD 的制備工藝已相當成熟,展現出了穩定且優異的綜合性能,并被廣泛應用于激光雷達[8]、深空光通信[9]、量子信息[10,11]等領域.而暗物質探測[4]、空間態勢感知[12]等一系列新興應用的不斷涌現,對探測成像系統的焦平面尺寸提出了越來越高的需求,一般情況下,使用的焦平面感光區域越大,掃描或凝視成像所需的時間則越短.在此背景下,單像元SNSPD 的缺陷將會凸顯,其光敏面大小有限且不具備空間分辨力,若僅增加每個像元的面積而不改變器件結構,則納米線的動態電感會隨之增加,從而導致其死時間延長、探測速度降低,這就削弱了SNSPD 最根本的優勢.鑒于無法在充分保證單個像元時間分辨率的同時、大幅增加其有效探測面積,進一步擴展陣列規模(增加像元數)將是SNSPD 適應新需求的關鍵一步.

焦平面單光子探測陣列的研制,在半導體領域已有了相當成功的實踐.如單光子雪崩光電探測器(single photon avalanche diodes,SPADs)是目前具備單光子靈敏度、皮秒時間分辨瞬態成像能力的主流理想器件[13].2020 年,平面SPAD 陣列規模突破百萬像素[14],像元規模大、集成度高是其突出優勢,但其填充因子和量子效率相對低下,且隨著節點尺寸進一步減小,光學串擾和暗計數表現也將惡化[15].盡管三維堆疊技術為新一代SPAD 陣列發展開辟了一條新道路[16],但與此同時帶來的工藝挑戰也不可小覷.相比之下,SNSPD 作為一種超導器件,其無需門電路,填充因子相對較高,且其具備比半導體光電探測器更寬的工作頻段、更高的工作效率以及更低的暗計數率[17],此性能在陣列器件中將會得以繼承,因此在一些對相關參數有極限需求的應用環境下,陣列SNSPD 將更具競爭力.

對于陣列SNSPD 的實現,讀出電路的設計是主要難點之一.最直接的讀出方式是將每個像元的輸出分別由同軸線引出至室溫外部電路[18],其讀出速度快、準確率高,但隨著像元數目的增加,大量的同軸線會從室溫中引入過量的熱,那么制冷機有限的制冷效率將限制SNSPD 像元數目的擴展.此時,直接讀出變得不再可行,而能夠有效減少連接線的各種多路復用架構則逐漸受到關注,如時域復用[19]、頻分復用[20]、幅度復用[21]、碼分復用(SFQ)[22]等讀出架構.相比直接讀出,它們所需的讀出通道數目少,但往往需要加入額外的延遲線或電路元件,從而大大降低了像元的填充率,隨著陣列規模擴展,其電路結構將更加復雜,且無論何種復用技術,都會犧牲一定量的光子信息.2014 年,Verma等[23]提出了行列復用的讀出方式,僅需2N條電纜即可對N2像元的陣列進行讀出,與前述復用方式相比,它能在保存絕大部分的光子信息的同時具備較高的占空比,目前已成功應用于1024 像元的SNSPD 陣列中[24],其填充率達36%,在系統效率達8%的同時也實現了一定的成像功能.由此,行列復用結構在多種讀出架構中脫穎而出,展現了其在千像元量級SNSPD 陣列實現中的可能性.目前看來,對于像素數目巨大的陣列SNSPD 而言,使用行列復用的結構進行讀出是最簡潔有效的.

基于行列結構讀出的SNSPD 陣列,在行列電極的相交處應構建必要的電學隔離,以避免行信號與列信號發生串擾.對于該結構的實現在工藝上目前存在以下幾種方式.2019 年Wollman 等[24]制得的32×32 陣列SNSPD,其讀出行和讀出列被分別制備在兩個結構層上,兩層間采用全覆蓋的氧化硅介電層進行電學隔離,通過對介電層穿孔、孔間填充金的方式來實現層間連接.這種工藝屬于三維工藝,其復雜度及成本均較高,且在介電層上生長的超導薄膜的質量難以保證,納米線的性能將受到介電層粗糙度等的影響.最終檢測發現其實際電阻值(200 Ω)與設計值(50 Ω)之間有較大差異,此工藝下制得器件的1024 個像元中存在至少4 個壞元.2020 年,Allmaras 等[25]提出了雙層熱耦合行列復用的陣列結構,其同行(或同列)采用同一根納米線,依靠雙層納米線的共計數來實現探測,可以有效地緩解行列電流的重分配問題,但與此同時,單一的微小缺陷將會影響其所在整行(或整列)所有像元的工作性能,對缺陷的高敏感度意味著對工藝的把控需要更加嚴格.此外,雙層納米線的制備同樣引入了一定的復雜度,由于工藝問題,上層納米線的超流往往低于下層納米線的超流,這亦將限制器件的探測性能.總的來說,目前國際上已報道的基于行列結構的大型密集陣列SNSPD,其制備方式均涉及到立體工藝,普遍存在復雜度高、不確定度高、穩定性差等問題,我們亟需開發一種新的陣列SNSPD 的制備方法.

在本研究中,對行列復用陣列SNSPD 的立體結構實現了降維布局,展示了一種隔離層簡化工藝,能夠將上述介電層穿孔等三維工藝轉化為二維平面工藝,有效地規避通孔制作、絕緣/阻擋/種子層沉積以及導電物質填充等復雜步驟,從而大大地提高工藝的穩定性;采用了全超導電極,在工作狀態下產熱更低;提出了通過在各像元內引入串聯電阻,來保證器件在低溫條件下工作時電流能夠均勻分配.成功制備了一個32×32 像元的SNSPD 陣列,單像元尺寸為50 μm×50 μm,器件有效探測面積達1.6 mm×1.6 mm,像元占空比達44%,版圖中還預設了可選擇的并聯電阻區域,通過添加并聯電阻,每個單像元可進一步擴展為15 像元陣列(約4×4),即器件可擴展約為128 像元×128 像元的陣列SNSPD.經過測試,器件像元間均勻性表現良好,以行方向并聯的方式檢測其電學性能,未發現壞點,且實現了基礎的成像功能驗證,證明了該簡化工藝的可行性,為構建更大型的高質量陣列SNSPD 奠定了基礎.

2 實驗部分

2.1 器件設計

器件結構的設計和優化參考了Wollman 等[24]的設計.采用了行列復用的讀出結構,作為一種典型的焦平面結構,其等效電路如圖1(a)所示.器件整體尺寸為10 mm×10 mm,有效探測區域范圍為1.6 mm×1.6 mm,包含了32×32 共計1024 個像元,器件由外圍的64 個金電極將探測信號輸出到外電路進行讀出,其中32 個行輸出和32 個列輸出分別由探測區域的左右兩側和上下兩側交錯引出,以保證結構的高度對稱性(其芯片級布局見圖1(b)).內部各像元則通過更加精細的行連接線和列電極相連,再進一步連接至外圍金電極,如圖1(c),深綠色線條為NbN 材料的行連接線,紫色線條為底層列電極(在進行超導薄膜刻蝕時該結構可視為一層掩膜,刻蝕后將保留為NbN 列電極),這意味著在低溫狀態下,在全方向上采用的都是超導導電而非金屬導電,與傳統的金屬電極相比,其優勢在于行連接線的厚度可以更薄,這有利于減小后續頂層結構的加工難度,以及一定程度壓縮器件的垂直尺寸,同時,超導導電顯然也可以提供更優越的電學性能.

圖1 器件設計 (a) 行列復用結構示意圖,圖中的每個矩形代表一個像元,其中包含了超導納米線結構.在行方向上添加正負交替的偏置電流,電流分配到每一行的各像元上,然后通過列方向輸出線接到地端.列和行上的放大器被用來讀取光子檢測事件.在沒有光子吸收的時候,整個陣列的行列讀出線上均檢測不到相應的脈沖,而當某一個像元(如橙色像元)吸收光子后,其超導態被破壞,此時會在它所在的行和列上產生極性相反的兩個脈沖,通過對行與列的輸出脈沖計數即可確定SNSPD 響應像素的位置.該讀出方式結構相對簡單,規模易擴展,其主要問題在于像元的不均勻性可能會帶來電流的重分配問題,且該方法并不具備光子數分辨能力.(b) 陣列SNSPD 三維結構圖.(c) 行列電極示意圖.(d) 隔離層結構示意圖,通過對行列相交處的小范圍區域進行電子束曝光,顯影后形成的氧化硅可充分覆蓋暴露的行連接線,緊接著在氧化硅上制備頂層金電極,即可在不接觸行連接線的同時,從上方跨越式地將底層列電極相連.采用此方法制備的隔離層覆蓋面積小,以此可以保證超導薄膜直接在襯底上生長而不需要在氧化層上生長,從而進一步確保納米線的質量.(e) 納米線探測區域示意圖.(f) 像元內部結構示意圖,主要包括蜿蜒納米線、用于擴展陣列數的15 個并聯電阻(淺綠色)以及用于保證電流均勻分配的1 個串聯電阻(淺灰色).占空比達44%Fig.1.Device design: (a) Schematic of the row-column multiplexing array.Each rectangle in the figure represents a pixel that contains an SNSPD.Alternating positive and negative bias currents are added in the row direction and distributed to each pixel (in each row),which are connected to the grounding terminal through the output line in the column direction.Amplifiers on rows and columns are used to read photon detection events.In the absence of photon absorption,the whole array output lines have an undetectable corresponding pulse.When a pixel (such as the orange pixel) absorbs photons,its superconducting state will be destroyed,which generates two pulses with opposite polarities in the direction of the row and column.The SNSPD response pixel can be located by counting the row-column output pulse.The structure of the readout is relatively simple,and its scale is easy to expand.The main problem lies in the inhomogeneity of pixels,which may lead to current redistribution.Furthermore,it suffers from a lack of photon number resolution capability.(b) Three-dimensional structure of the SNSPD array.(c) Diagram of the row-column electrode.(d) Diagram of the isolation layer.With electron beam exposure to a small area at the intersection of rows and columns,the silicon oxide formed after development can fully cover the exposed row connection lines.Then,the top gold electrode can be fabricated on silicon oxide,which connects the bottom column electrode from above without touching the row connection lines.In our methods,the fabricated isolation layer occupies a small coverage area,which ensures that the superconducting film grows directly on the substrate rather than on the oxide layer to further ensure the quality of the nanowire.(e) Diagram of the nanowire detection area.(f) Diagram of the internal structure of pixels,which includes sinuous nanowires,15 parallel resistors for expanding the number of arrays,and 1 series resistor ensuring an even current distribution.Fill factor: 44%.

在行列復用的讀出結構中,各像元內的蜿蜒納米線將起始于所在列電極,終止于所在行連接線,為避免器件短路,在行連接線和列電極的相交處,需要由特殊的結構來構建電學隔離(如圖1(a)).在已報道的工作中[24],采用了在整個底層結構上方大面積生長厚氧化硅層,再對其穿孔的方式實現行、列電極的隔離,但此三維工藝復雜度高,基于此,提出了一種二維的隔離層工藝,如圖1(d)所示.利用了電子束抗蝕劑氫倍半硅氧烷(hydrogen silsesquioxane polymer,HSQ)在經過電子束曝光(electron beam lithography,EBL)后會生成氧化硅電學隔離層的特性[26],這種平面工藝僅需在小范圍內進行微結構的堆砌即可實現相同的隔離功能,從而大大地降低制備難度,提高了工藝穩定性.

此外,由于納米線覆蓋范圍較大(見圖1(e)紅色部分),且EBL 過程中存在鄰近效應,為保證整個器件上不同區域的線條粗細均勻,在納米線周圍添加了一圈圖形校正區域(見圖1(e)棕色部分),用于補償外圈像元的欠曝光劑量.32×32 陣列SNSPD 的像元內部結構比傳統的單像元或小陣列SNSPD 更為復雜.像元尺寸為50 μm×50 μm,有源面積約38 μm×38 μm.除了紅色的蜿蜒納米線結構,還在每個像元的納米線末端添加了串聯電阻(見圖1(f)淺灰部分),通過工藝優化來控制電阻的阻值穩定,從而使行方向上施加的偏置電流在低溫狀態下能夠盡可能均勻地分配給各像元.可以看見,像元內還設計了15 個并聯電阻(見圖1(f)淺綠部分),一方面,可將每個單像元進一步擴展為15 像元陣列(約4×4,其中右下角串聯電阻占據一個子像元的位置),即器件可以擴展為128 像元×128 像元的陣列SNSPD.另一方面,此結構還為實現光子數分辨提供了可能.

2.2 可行性驗證

在像元中加入了串聯電阻以保證電流在低溫下能夠進行均勻分配,但如果該電阻在低溫下產生的焦耳熱會影響納米線狀態,如導致線條失超、閂鎖等,那么這個結構的設計就是不合理的.首先對串聯電阻進行了焦耳熱仿真,模擬了鈦電阻在2.1 K 環境下、施加15 μA 典型偏置電流后的工作狀態,可以看到,其周圍溫度也在2.1 K 附近(如圖2(a)),不會造成明顯升溫;進一步將端口電流增加100 倍,鈦電阻發熱范圍內最高溫僅為2.2 K 左右,如圖2(b).因此獲得初步結論: 該版圖中的串聯電阻所產生的焦耳熱不會影響納米線工作.

圖2 串聯電阻可行性驗證 (a) 典型偏置電流仿真結果;(b) 100 倍偏置電流仿真結果.仿真中采用的參考材料分別為Si 襯底、100 nm 電阻Au 支架、40 nm Ti 電阻.仿真設置環境是2.1 K,理論上更高工作溫度下電阻焦耳熱不會對納米線功能造成影響Fig.2.Feasibility verification of series resistors: (a) Simulation results of typical bias current;(b) simulation results of 100 times bias current.The reference materials used in the simulation are a Si substrate,100 nm resistor Au bracket,and 40 nm Ti resistor.The simulation was conducted at 2.1 K.Theoretically,joule heat in the resistors will not affect the function of the nanowire at higher working temperatures.

2.3 制備工藝的設計與優化

該陣列器件的整體制備流程如圖3(a)所示,其中七個階段分別對應了七大關鍵結構的制備.

圖3 工藝流程設計 (a) 工藝流程圖;(b) 納米線區域工藝流程的三維示意圖,與圖3(a)中步驟3—7 可關聯,且各結構并未按比例繪制Fig.3.Design of fabrication process: (a) Flow chart of fabrication;(b) a three-dimensional diagram of the fabrication process of nanowire area,which is associated with steps 3 to 7 in Fig.3(a).The structures are not drawn to scale.

首先在2 寸 (1 in=2.54 cm)的硅片上使用直流(DC)磁控濺射(型號DE500)的方法生長6—8 nm 的NbN 薄膜,薄膜方阻在68—75 Ω,Tc可達7.5 K.接著使用紫外光刻(ABM)轉移外圍電極圖案,光刻膠為AZ1500,在4000 r/min 轉速下膠厚約2 μm;然后使用磁控濺射生長厚度為120 nm 的金電極,為了增加金電極與NbN 薄膜的黏附性,在金與NbN 之間生長了10 nm 的Ti 層,通過lift-off 工藝來得到外圍金電極.由于納米線區域內部的結構尺寸較小(最小尺度約2 μm),普通光刻無法充分滿足其精度要求,且不同微結構之間需要進行非常精密的對準,因此引入電子束曝光技術(型號EBPG5200 Raith)來完成接下來制備.通過旋涂AR-P 6200.13 電子束抗蝕劑,在4000 r/min轉速下膠厚約300 nm,進行第一次EBL 后生成底層電極圖案,使用與上述相同的長金方法生長5 nm 的Ti 黏附層與40 nm 的Au 層,剝離后得到底層金(列)電極.值得一提的是,這里的Au 層厚度是經過反復實驗優化才確定的,采用薄金屬層是為了避免底層電極對后續工藝造成影響,若其結構太厚,將導致抗蝕劑在電極周圍堆積或膠厚不均、電子束曝光時金屬導電改變電子分布、以及加大頂層電極的連接難度等,且此時的列電極并非連續的,而是以像元為周期的一條條線段,線段縱向的間隔是為行連接線預留的空間.下一階段,在樣品旋涂上濃度為2%的電子束曝光膠HSQ,在4000 r/min 轉速下旋轉1 min 控制膠厚在50 nm左右,使用100 keV 的加速電壓和1 nA 束流進行第2 次電子束曝光,實際過程中需要約2 h 可完成千像元陣列的納米線以及行連接線的書寫.顯影后,使 用SF6與CF3以40 sccm∶20 sccm (1 sccm =1 mL/min)為流速比例混合的氣體、4 Pa 的氣壓和80 W 的功率進行反應離子刻蝕(RIE-10,SAMCO)36 s,獲取納米線和行連接線,同時,由于底層金(列)電極也可視為刻蝕掩膜,因此刻蝕結束后也將形成對應的NbN 列電極.根據2.1 節所述,需要先行制備隔離層,而后將分段的底層列電極相連.在樣品上重新旋涂一層HSQ,經過第3 次電子束曝光和顯影之后,在行列電極的重疊區域生成局部氧化硅電學隔離層.此時,以AR-P 6200.13 為抗蝕劑進行第4 次電子束曝光,成功轉移圖案后生長10 nm 的Ti 黏附層以及120 nm 的Au 層作為頂層電極,跨越下方被保護的行連接線,完成分段列電極的連接.最后,同樣是以AR-P 6200.13 為抗蝕劑,第5 次電子束曝光將進行電阻區域的書寫,顯影后根據需要生長一定厚度的Ti 層(300 nm),通過剝離工藝得到我們的電阻.至此,整個器件的結構已制備完畢.

在圖3(b)中以三維圖的形式細化展示了納米線區域內各結構的制備過程,為了更形象地展示我們平面工藝的“堆砌”特點,圖中的結構厚度并沒有嚴格按照實際比例繪制.

針對器件中的不同結構,各步工藝的側重點有所不同,對于超導薄膜,需要預先進行厚度、生長條件、刻蝕條件的優化;對于外圍電極,需要確保其對稱性以及與精細結構連接的穩定性;對于內部精細電極,需要重點關注其厚度及剝離效果;針對串并聯電阻,需要根據后期的低溫測試結果來反向指導阻值的確定;針對納米線區域,則離不開更細致的工藝優化,這點將在2.3 節中具體闡述.經過多次實驗摸索,最終我們呈現出了以上工藝參數.總的來說,通過靈活設置各工藝步驟和順序,有效地避免了電極與納米線之間的相互影響,縮短了傳統制備方法的工藝周期,實現了器件設計中多圖層、高精度的焦平面結構的制備.圖4 則展示了最終制得的陣列SNSPD 的光學顯微圖像.從圖4 可以看見,在制備過程中對此大型密集面陣的樣品潔凈度控制良好,視野中也沒有明顯壞元,實驗證明,這套工藝方案也具備相當的可重復性.

圖4 陣列器件光學圖片 (a) 樣品實物圖;(b) 器件預覽;(c) 納米線區域光學顯微鏡圖像;(d) 像元內部結構光學顯微鏡圖像Fig.4.Optical image of device: (a) The sample chips on wafer;(b) device preview;(c) optical microscope image of nanowire area;(d) optical microscope image for internal structure of pixels.

2.4 納米線優化

保證納米線的均勻性是制備過程中的關鍵挑戰,因為常見SNSPD 的感光區域尺寸多為幾十微米,而我們研究的陣列SNSPD 的核心納米線區域尺寸達到了毫米量級,電子鄰近效應在大面積曝光時將尤為突出.相比起中心納米線,靠近邊緣的納米線會因缺乏周圍像元的劑量補充而欠曝,在使用負膠(HSQ)的情況下,其線寬將會不足.因此合適的曝光劑量對納米線的質量而言至關重要.如圖1(e)所示,納米線區域需要進行電子束曝光的部分包含3 個區域,分別是納米線本體、圖形校正區域和行連接線,三個區域分屬于不同圖層,通過分別調整這3 個圖層的曝光劑量,即采用分布式電子束曝光技術,可以更靈活地進行綜合調控,經過多次實驗探尋最優劑量,以獲得大面積范圍內最均勻的納米線條.

使用優化后的劑量進行器件制備,所得納米線如圖5(a)所示,線寬為(87±3) nm,均勻性良好,像元內各結構完整且形態正常,為實現器件更好的探測性能奠定了基礎.

圖5 一個像元的超導納米線掃描電子顯微鏡圖Fig.5.Scanning electron microscope image of a superconducting nanowire for a pixel in the fabrication device.

3 結果與討論

保證毫米級大面積器件的均勻性,是陣列SNSPD 制備工藝的關鍵難點.至此,需要對其制備結果進行相關的測試表征.

3.1 納米線均勻性測試

為了衡量劑量優化后的分布式曝光效果,將陣列器件的感光部分劃分為4 個邊角加中心共5 個區域,從5 個區域的范圍內各隨機選取1 個像元來進行納米線線寬標定,采集示意圖如圖6(a)所示.從掃描電子顯微鏡觀測并記錄的某次實驗數據(圖6(b))可以看出,不同曝光劑量會影響到同器件內不同區域的線寬分布,此處圖例中的三個數據分別表示納米線-圖形校正-連接線區域的劑量.在1450-600-1000 μC/cm2的條件下,由于中心納米線部分劑量嚴重不足、而圖形校正部分劑量相對過剩,主劑量與補充劑量失配程度大,該器件5 個區域內的線寬在78.8—92.6 nm 較大范圍內均有分布,且波動明顯;與此對應的,在1600-500-1000μC/cm2的條件下,增加了核心納米線部分的劑量,不同區域間的線寬均勻性有所提高,然而由于外圍圖形校正及行連接線部分的劑量仍處于偏低水平,無法為邊緣像元的納米線提供足夠的欠曝補償,則此時呈現出器件角落像元的線寬普遍偏小的情況;基于此,適當增大后二者的劑量,在1650-600-1200μC/cm2的條件下,5 個區域的納米線線寬集中分布在84.8—86.9 nm 范圍內,波動極小,此時納米線劑量達到最佳范圍,且與圖形校正及連接線部分的劑量相匹配;進一步地,若繼續增大納米線劑量,器件線寬整體呈現上升趨勢,不同區域間的線寬均勻程度顯著下降,如在1750-700-1200 μC/cm2條件下,器件中心區域(a5)的納米線線寬將明顯大于四周區域,且由于劑量過剩,過曝光將導致器件整體線條邊緣粗糙,納米線規整度降低.

圖6 納米線區域劑量優化 (a) 單器件內標定納米線線寬的采樣點示意圖;(b) 不同劑量下線寬的區域分布情況,其中圖例顯示的是納米線-圖形校正區域-行連接線的劑量;(c) 各劑量下同器件線寬偏差因子,灰線表示極差,紅線表示相對平均偏差.以上為某次實驗的6 個劑量組合條件下獲得的線寬數據,已將劑量不合適的情況排除(劑量過小時納米線易移位、斷裂;劑量過大時線條邊緣粗糙、易粘連).實驗過程中每批次將同時曝光16 個器件,曝光階段納米線、圖形校正區域及行連接線三種結構均采用一定范圍的劑量分布,在研究階段,此方法可保證每次實驗都有數個器件的劑量合適,能有效減小儀器不穩定性造成的影響Fig.6.Dose optimization in the nanowire area: (a) Diagram of sampling points for calibrating nanowires in a single device.(b) Distribution of line width at different doses.The legend represents the dose of the nanowire-graphic correction area-row connection line.(c) Line width deviation factor of the same device at each dose.The gray line indicates the range,and the red line indicates the relative mean deviation.The above are line width data obtained under the conditions of six dose combinations (in one experiment),and the case of an inappropriate dose has been excluded (the nanowire is easy to shift and break when the dose is too small,while the line edge is rough and easy to stick when the dose is too large).Sixteen devices are exposed in each batch at the same time,and an appropriate dose distribution is adopted for nanowires,graph correction areas and row connection lines.In the research stage,this method ensures that there are several devices that enjoy the appropriate dose in each experiment and effectively reduces the negative influence caused by instrument instability.

上述結果表明,進行曝光的過程中,三個部分的劑量條件存在交叉影響,因此對三種結構均采用一定范圍的劑量分布是非常有必要的.本次實驗中,當納米線-圖形校正-連接線的劑量分別采用1650-600-1200 μC/cm2時,5 個區的納米線線寬表現最為一致,即均勻性最佳.圖6(c)顯示了器件在不同曝光劑量下得到的納米線寬度的偏差程度,偏差因子可由以下公式計算定義[27]:

其中Wmax,Wmin和分別為器件的最大線寬、最小線寬和線寬均值; DFmin表示某劑量下最大線寬與最小線寬的百分比差; DFAve則表示5 個區域線寬的相對平均偏差,進一步刻畫了其離散程度.由圖6(c)可見在上述1650-600-1000 μC/cm2的劑量條件下,兩個偏差因子均可控制在3%以內.

3.2 器件電學性能測量

在完成器件制備以及初步檢驗了納米線的均勻性之后,需要對器件的網絡結構進行分析,搭建一套合適的系統以進一步獲得器件的基礎技術指標,從而進行均勻性和良率的表征.

為了提高效率,在接入32×32 陣列SNSPD 專用封裝和光電平臺之前,將優先在液氦下初步測量其I-V特性.由于陣列數目較多,像元之間的連接形成了一個龐大的電阻網絡,為了能夠對像元整體與局部有一個統一的標定,對該電阻網絡進行了模型簡化.本文所采用的行列復用結構的示意圖已經在圖1(a)中給出,現有多種測量連接方式可供選擇.第1 種方法是在測量某個像元阻值時將該像元的對應行與對應列分別接電源端與接地,即行-列連接法,該法的等效電路過于復雜,難以對測量結果進行有效的分析,少數情況下若被測像元短路,則測得阻值顯然為零,而若被測像元開路,該法的測量結果與正常情況的差異不明顯.第2 種方法是將被測像元的對應列與電源端直接連接,并將陣列的所有行都接地,這也是一種行列連接方式,該法使得接入網絡的單元數減半,則單像元的波動對整個測量結果的影響將加倍,即使用該方法進行測量更容易發現像元的電阻異常情況,但隨著接地的端口數激增,由點焊等操作帶來的測量時間成本也將大幅增加,此法可用于后期將器件置于制冷機中進行高精度測量.第3 種方法拋開了行列連接的固定思維,將某兩行(或者某兩列)分別接偏置電流和地,如圖7(a)所示,與前述方法相比,這種行-行(列-列)連接的方式可等效為非常直觀的并聯電路,見圖7(b),由于各像元在器件設計和工藝制備上都使用了相同參數,所以理論上連接不同的行或列獲得的電學參數應該相當,外電路測得的常溫電阻理論上是單像元電阻的0.0625 倍.該法的測量難度小,且對個別像元的異常具備一定的敏感度,比如若某個像元與正常像元性能差距過大,那么該像元在其對應行與對應列被連接包含時的測量結果將會有波動,由此可以對問題像元進行定位,并通過多組結果的統計分析,來評判器件整體的均勻性.綜上,第3 種方法可兼備測量結果的易分析性以及實驗準備時間合理,是我們對工藝進行反饋式檢驗的階段首選的測試方法.

采用探針臺以上述“行-行”的連接方式對制得的陣列器件進行了阻值測量,其常溫電阻分布均勻且基本與理論值相符,從側面反映了器件的制備質量較高.進一步地,將經過了電阻初篩后的陣列器件置于低溫下測試其超流特性(I-V曲線),以初步檢驗像元能否正常工作.同樣采取第三種行-行連接的方式,將打線后的探測器芯片置于液氦中(工作溫度約4.2 K)進行了一系列并聯測試,均未發現壞點.此處分別展示了一端固定第22 行、另一端依次連接18,19,20 行;一端固定第23 行、另一端依次連接18,19,20 行;以及兩端接入第28 行和第6 行的I-V曲線,如圖7(c)所示.從圖7(c)可以看出,多種行連接組合所得到的I-V特性曲線大致相同,其整體形狀趨勢和超導臨界電流都十分接近,此即像元一致性較高的又一佐證.

圖7 陣列器件均勻性測量,其中i 表示行號,j 表示列號 (a) 簡化的陣列行-行(列-列)連接示意圖;(b) 簡化的陣列行-行(列-列)連接等效電路圖;(c) I-V 特性曲線均勻性測量結果,其中Ic 為超導臨界電流,T=4.2 KFig.7.Homogeneity measurement for array devices: (a) Simplified schematic of array row-row (column-column) connections;(b) simplified equivalent circuit diagram for array row-row (column-column) connections;(c) homogeneity measurement results (I-V curves),where Ic represents the superconductor critical current.T=2.4 K.

3.3 器件成像功能驗證

在上述結果基礎上,優化設計和工藝,挑選出的器件用于光子探測與成像測試,初步驗證了陣列器件的成像性能.系統的電路部分由32 通道偏置電路、64 通道放大電路、64 通道時間數字轉換器(time to digital converter,TDC)構成,基于行和列的時間戳符合計數(TDC 記錄的行信號和列信號的到達時間差值小于8 ns 則視為該行列處像素產生響應)實現各像元信號的讀出.采用自行搭建的共聚焦成像系統,對可見光光斑經過制冷機窗口和衰減片后照射到器件.圖8 給出了小光斑和大光斑成像效果,以及對書寫的“NJU”圖像效果圖.圖中的縱坐標和橫坐標分別表示行和列編號,右側顏色條表示每一幀積分時間100 ms 時各像元的光子計數值.

圖8 陣列器件被用于光子探測,實現對不同大小光斑的成像,以及書寫的“NJU”圖像效果(圖中的縱坐標和橫坐標分別表示行和列編號,右側顏色條表示每一幀積分時間100 ms 時各像元的光子計數值)Fig.8.Devices are used for photon detection to achieve imaging of light spots of different sizes,as well as the written “NJU” image.The vertical and horizontal coordinates in the figure represent row and column numbers respectively,and the color bar on the right represents the photon counting value of each pixel at the integration time per frame of 100 ms.The vertical and horizontal coordinates in the figure represent row and column numbers respectively,and the color bar on the right represents the photon counting value of each pixel at the integration time per frame of 100 ms.

4 結論

綜上所述,采用了一種簡化的平面隔離層工藝,成功制備了一種基于行列復用結構的32×32陣列SNSPD,其復雜度與國際上已報道的用于實現相似結構的三維工藝相比大大降低.該陣列有效探測區域達1.6 mm×1.6 mm,像元內納米線占空比達44%,且理論上可通過增加像元大小或使用微透鏡陣列來進一步增加填充率.本設計使器件在低溫狀態下采用全超導電極傳導,各像元內的串聯電阻有利于偏置電流的均勻分配,同時可通過添加并聯電阻,將器件進一步擴展為128 像元×128 像元的陣列.通過工藝流程的設計和一系列實驗的反復優化,確定了合適的工藝參數,包括納米線區域內多結構的電子束曝光劑量,整體工藝穩定性高、可重復性高.進一步,對其進行了納米線均勻性的標定以及超流特性的測量,線寬偏差因子可控制在3%以內,器件在行并聯檢測下無壞點,與目前已報道的工作相比成品率高.整體實驗結果表明,我們所研制的陣列SNSPD 在器件層面能夠充分保證大面積范圍內的像元均勻性,具備成像功能,證明了該簡化工藝的可行性,有望使用于百萬像元陣列SNSPD 的制備.后續將在此器件基礎上引入低溫讀出電路,并結合壓縮感知等技術,以實現準確、快速、高效的大面積陣列SNSPD 成像系統,滿足極端環境下大視場、高靈敏、高分辨率的探測需求.