自供電的同步翻轉與電荷提取電路設計*

沈家輝夏銀水王家歡王修登

(寧波大學信息科學與工程學院，浙江 寧波 315211)

隨著物聯網的出現，各種可穿戴和可植入設備都需要高效的能量收集技術，以實現系統無電池運行。到目前為止，已經提出了多種潛在的解決方案，例如太陽能、振動能和微型渦輪發電機等。其中，振動能是一種低頻且能量密度較高的能量，廣泛存在于環境之中。與其他能量收集裝置相比，振動能收集具有清潔、穩定、體積小等優點[1-2]。收集因振動或運動產生的機械能通常使用壓電、電磁[3]和靜電方法[4]將其轉換為電能。與其他換能方法相比，因壓電能量收集器(PZT)可以更容易地制造并且結構更簡單而受到更多關注。其中，壓電懸臂梁由于其簡單的形式和經過充分研究的特性而成為最典型的能量收集器結構之一[5-6]。

由于壓電片產生的電能是交流電，而電子設備一般需要穩定的直流源，所以一般需要一個AC-DC接口進行整流。標準能量俘獲(Standard Energy Harvesting，SEH)電路，如圖1所示，它結構非常簡單，可靠性也很高，但是它的俘獲效率比較低并且容易受負載與負載電壓的影響[7]。

圖1 標準能量俘獲電路SEH

為了提高壓電能的俘獲效率，Lefeuvre等[8-11]提出了并聯同步電感開關(Parallel Synchronized Switch Harvesting on Inductor，P-SSHI)電路、同步電荷提取(Synchronous Electric Charge Extraction，SECE)電路、串聯電感同步開關(Series Synchronized Switch Harvesting on Inductor，S-SSHI)電路和雙同步開關電路(Double Synchronized Switch Harvesting，DSSH)。Shen等[12]提出了增強型同步開關俘獲(Enhanced Synchronized Switch Harvesting，ESSH)電路；Wu等[13]簡化了SECE電路和開關控制策略，提出了優化的同步電荷提取(Optimized Synchronous Electric Charge Extraction，OSECE)電路；Chen等[14]針對P-SSHI電路中的電感不利于集成化等問題，提出了無電感的電容同步開關(Synchronized Switch Harvesting on Capacitor，SSHC)電路。但這些電路均需輔助電源供電。為了克服這一缺點，Liang等[15]提出了一種自供電的同步開關電感(Self-Powered Synchronized Switch Harvesting on Inductor，SP-SSHI)電路；Wu等[16]提出了自供電的優化同步電荷提取(Self-Powered Optimized Synchronous Electric Charge Extraction，SP-OSECE)電路；Shi等[17]針對SECE電路無源峰值檢測模塊的延遲問題，提出了一種高效的自供電同步電荷提取(Self-Powered Efficient Synchronous Electric Charge Extraction，SP-ESECE)電路。

最近，Lallart等[18]提出了同步反相和電荷提取(SICE)電路。該技術將電壓翻轉、整流和同步電荷提取相結合，其俘獲功率可達SEH電路的5倍以上。隨后，Xia等[19]提出了自供電S-SSHI和SECE混合整流器，實現最佳整流電壓范圍與高整流器峰值輸出功率這兩個指標之間的良好平衡，但是該電路使用一對耦合電感外部輔助電源來啟動電路。Wang等[20]提出了無整流的同步開關電感(Rectifier-Less Synchronized Switch Harvesting on Inductor，ReL-SSHI)電路。該電路將P-SSHI與S-SSHI俘能模式相結合，去除了傳統整流橋，提高了電路的壓電能量采集效率。實驗結果表明，ReL-SSHI電路的最大輸出功率可以達到SEH電路的4.83倍以上。

本文提出了一種自供電的S-SSHI和SECE混合整流器，旨在實現佳整流電壓范圍與高整流器峰值輸出功率這兩個指標之間的良好平衡。所提出的混合整流器具有自供電和共享電感等特點，減小了電路面積并使得電路更適合于獨立系統。

1 接口電路原理分析

1.1 壓電等效電路模型

當晶體表面受到壓力時，晶格就會產生變形，表面產生電荷。壓電片的機電等效模型如圖2(a)所示，L m代表機械質量，C k代表機械剛度，R m代表機械阻尼，C p表示PZT的寄生電容。如圖2(b)所示，在近諧振的情況下，可以將其等效為電流源、電容與電阻并聯的電路模型[20]。

圖2 壓電等效模型

1.2 同步反相和電荷提取接口電路

Lefeuvre等提出的SSHI電路旨在增加開路電壓從而增加電路的輸出功率，然而該技術與標準能量俘獲電路一樣，其輸出功率仍然高度依賴于負載阻抗。隨后提出的SECE電路拓寬了負載范圍，但是電路由于開關損耗等問題，導致輸出功率并不是很理想。基于上述情況，Lallart等將SSHI與SECE各自的優勢結合提出了SICE結構。

圖3所示為SICE電路結構，是在SEH電路的基礎上增加兩個電感，兩個開關和一個續流二極管。SICE的主要工作原理是先提高壓電片上的電壓，使它的能量大幅提高之后，再提取它的能量。

圖3 SICE拓撲結構

其工作過程可以分為兩個階段:電壓翻轉和能量提取。在電壓翻轉階段，每當壓電片兩端電壓達到峰值之后，閉合開關S p，電感Linv和壓電片的寄生電容C p形成LC諧振回路，開關導通時間為1/2個LC諧振周期，致使電容上積累的電荷經電感再轉移到另一端。與此同時，壓電片的電壓發生翻轉，壓電片上的電能在這個階段快速累積；在能量提取階段，當壓電片兩端電壓達到峰值的時，閉合開關S n，寄生電容C p和電感L發生LC諧振，經過1/4個LC諧振周期，致使電容上積累的電荷全部轉移到電感L上，然后立即斷開開關S n。由于開關斷開，電感、續流二極管和負載電容構成一個回路，將電感上電荷通過續流二極管轉移到負載端，最終實現了壓電能量的提取。

圖4為理想情況下，設定在第4個電壓峰值俘獲能量，電容C p的電壓波形圖以及開關S p和S n的關斷信號。可以看到，在電壓翻轉階段，每當壓電片兩端電壓達到峰值之后，開關S p就會閉合，然后電壓迅速實現翻轉，在之后的下半周期，壓電片兩端電壓繼續增加，C p上的能量在這個階段實現快速累積；在能量提取階段，當壓電片兩端電壓達到峰值時，開關S n閉合，C p的能量被迅速提取完。

圖4 C p的電壓波形和SICE的開關信號(以n＝4為例)

第一次電壓達到峰值時的電壓可以表示為:

式中:α表示壓電應力因子，u m表示PZT在機械上的最大位移。

V1，max在偏置翻轉之后，可以表示為:

式中:γ表示翻轉因子。

理論上SICE電路的輸出功率:

式中:n表示在壓電片的第n個峰值進行俘獲。SICE電路的俘獲效率會隨著電壓翻轉次數的增加而增加。而SEH電路的最大輸出功率可表示為:

把n＝4代入式(3)中，與式(4)比較可以發現，在第四個峰值進行俘獲的SICE電路是SEH電路最大俘獲效率的(1＋γ＋γ2＋γ3)2倍。

2 電路設計

2.1 所提出接口電路的拓撲結構

SICE實現了偏置翻轉技術與同步電荷提取技術的結合，但是它仍有三點不足:首先仍然需要壓電能源接口電路的整流結構，造成能量損失；其次，需要兩個電感，導致電路面積大；最后，電路控制過于復雜很難實現自供電。

為了解決上述問題，本文提出了自供電的同步翻轉和電荷提取(SP-SICE)電路。為了實現自供電，對SICE進行了優化:在每個周期內，SP-SICE只進行一次電壓翻轉，即n＝2。提出的SP-SICE拓撲結構如圖5所示，主要包括PZT、正/負峰值檢測開關Sp/Sn1、正電壓檢測開關Sn2、儲能電容C s、續流二極管D1、電感L和負載R。

圖5 所提出電路的拓撲結構

C p是壓電片的寄生電容。當C p上的電壓達到正峰值時，開關Sp閉合，C p與L就會形成一個LC回路，經過1/2 LC振蕩周期，C p上積累的電荷通過電感L輸送到另一極板，完成了電壓翻轉。在這段時間內，由于檢測到C p的正電壓，所以Sn2一直保持斷開狀態；當C p上的電壓達到負峰值時，開關Sn1和Sn2閉合，C p與L就會形成一個LC回路，經過1/4 LC振蕩周期，C p上積累的電荷就會被電感L提取完，此時開關Sn1斷開，電感上的電荷通過二極管D1和開關Sn2流向儲能電容C S和負載。

電路結構實現了電感共享和無整流橋，減小了電路的功耗和面積，并且電路的開關策略比SICE簡單，易于實現自供電。

2.2 電路原理分析

圖6是所提出的SP-SICE電路的具體實現。它主要由壓電片PZT、正/負峰值檢測模塊、儲能電容Cs、續流二極管D1、正電壓檢測開關M1和電感L構成。其中，正峰值檢測電路包括檢測電容C1、給C1提供充電回路的二極管D3和PNP管Q2、PNP管Q1和NPN管Q3，其功能是檢測到PZT的電壓達到正峰值之后閉合Q3，實現PZT的電壓完全翻轉之后斷開Q3；負峰值檢測電路包括檢測電容C1、給C1提供充電回路的二極管D2和PNP管Q1、PNP管Q2和NPN管Q4，其功能是檢測到PZT的電壓達到負峰值之后閉合Q4，檢測到PZT的電壓達到零電壓之后斷開Q4；正電壓檢測開關是由PMOS管M1構成，在PZT的電壓處于正電壓階段，PMOS管處于斷開狀態，利用PMOS的寄生二極管阻止電流流過儲能電容C S。

圖6 自供電的同步翻轉和電荷提取電路

在正半周期中，即V p大于V n時，電路主要分為自然充電和電壓翻轉兩個工作階段。

自然充電階段:如圖7所示，PZT兩端的電壓隨著位移的增加而逐漸增加，當它大于二極管D3的閾值壓降與三極管Q2的閾值壓降之和時，C1開始充電，所以當PZT兩端的電壓達到最大值V p，pmax時，C1上的電壓也達到最大值。

圖7 自然充電

此時，C1兩端的電壓可以表示為:

式中:V D和Vbe分別代表二極管和三極管的閾值壓降。

當PZT開始反向振動時，等效電流源I p開始對C p反向充電，PZT的開路電壓開始降低。由于二極管D3未達到它的閾值電壓，C1上電荷無法通過D3放電，因此C1兩端的電壓保持不變。當C1兩端的電壓比PZT的開路電壓高出晶體管Q1的閾值電壓和二極管D2導通壓降之和時，晶體管Q3導通。然后電路準備進入電壓翻轉階段。

此時，C p兩端的電壓可以表示為:

電壓翻轉階段:如圖8所示，當晶體管Q3導通時，C p、C1與L分別構成LC諧振環路。在1/2 LC諧振周期之后，C p和C1上積累的電荷被偏置翻轉了。然后電路開始進入負半周期。

圖8 電壓翻轉

翻轉之后C p上的電壓為可以表示為:

在負半周期中，即V n大于V p時，電路主要分為自然充電、電荷提取和電感續流三個個工作階段。

自然充電階段:如圖9所示，負半周期的自然充電階段與正半周期的自然充電階段類似，PZT繼續反向移動，由于PZT兩端電壓已經被反向，所以電壓能夠繼續增加。在弱耦合條件下，理論上，當Q1晶體管導通時，壓電片兩端的電壓為:

圖9 負半周期自然充電

因此，C p上的能量可以表示為:

電荷提取階段:當晶體管Q4導通時，C p與L構成LC諧振環路，C1、Q2、Q4與D3構成C1放電回路如圖10所示。由于C1的放電回路沒有經過電感，所以C1的最終電壓為Vbe＋Vce＋V D。由式(6)，當C p上的電壓等于Vce的時候，Q4就會斷開。Vce是PNP管Q2的發射級與集電極的導通壓降，可以認為當C p上的電壓為零時Q4斷開，電路實現了零電壓檢測。此時，C P上的能量被轉移到電感上，電路開始進入電感續流階段。

圖10 電荷提取階段

電感續流階段:電容器C1上的能量完全放電后，Q2關閉，從而導致Q4關閉。如圖11所示，續流二極管D1、PMOS管M1，電感器L和負載形成環路，將積蓄在電感器上的能量傳遞到負載，最后完成壓電片的能量提取。

圖11 電感續流

2.3 翻轉系數修正

所提出的電路本質上是同步翻轉技術與同步電荷提取技術的結合。同步翻轉技術已研究眾多，然而對其建模尚不夠精細，常忽略如寄生損耗、延遲滯后等因素。由于這些簡化，電壓翻轉效率被高估了。為了獲得較為精確的翻轉系數，我們對LC回路進行建模，如圖12所示。

圖12 SP-SICE電路LC回路模型

電路可以用二階非齊次微分方程進行描述，其中q是壓電片上的電荷，R是回路的等效阻抗，Vce是NPN管集電極與發射級之間的導通壓降。

假設V p的初始電壓為V0，則可以得到兩個初始條件:

由式(10)、(11)，可以得到:

當I為0時，諧振回路斷開，可以得到半個LC諧振的時間為π/ωd。因此，可以得到:

由式(12)、式(13)，最終可以得到γ為:

3 仿真及分析

對所提出的SP-SICE電路通過LTspice進行仿真，并與SEH、SECE以及S-SSHI接口電路進行比較，仿真所采用元器件參數如表1所示。

表1 元器件參數

圖13所示為PZT兩端的電壓差和流經電感的電流。V p-Vn代表C p上的電壓。可以看到，當壓電片電壓達到正峰值的之后，經過一定延遲，電感上會出現一個脈沖電流，為C p與L發生振蕩時產生的電流，在電流消失之后，C p兩端的電壓實現了翻轉，這與理論預期相符合。當壓電片電壓達到負峰值后，經過一定延遲，電感上出現一個脈沖電流，同時，C p兩端的電壓迅速下降到零，完成電能的提取。C p兩端電壓和電感電流波形與理論預期相符合。

圖13 壓電片兩端電壓和電感電流波形

圖14是正峰值檢測電路閉合時壓電片寄生電容C p和電感L的電流波形放大圖。從圖可以看到，當正峰值檢測電路閉合時C p和L的電流基本是相等的，電流從零逐漸增加到最大，此時壓電片上的能量都轉移到電感上，然后電流逐漸回落到零點，轉移到電感上的能量在轉移回壓電片，其導通時間正好驗證了之前設計的1/2 LC振蕩周期，實現了C p上的電荷翻轉。

圖14 電容C p以及電感L的電流放大波形

圖15是負峰值檢測電路閉合時壓電片寄生電容C p、續流二極管D1和電感L的電流波形放大圖。由圖可以看到，當負峰值檢測電路閉合時C p和L的電流基本保持一致，電流從零逐漸增加到最大。此時，表明C p上堆疊的電荷全都被轉移到電感上，然后，C p電流迅速下降到零，即檢測到壓電片兩端電壓為零，負峰值檢測電路斷開，I D1迅速增加到與電感保持一致，即電感上的能量逐漸轉移到負載端。電容C p、電感L以及續流二極管D1的電流放大波形驗證了所設計的負峰值檢測電路的有效性，此處設計與理論預計相符合。

圖15 電容C p、電感L以及續流二極管D1的電流放大波形

圖16所示為在相同激勵下(PZT開路電壓＝6.1)，SP-SICE、SEH和S-SSHI電路的輸出功率隨負載電壓變化曲線。可以看到，在整個負載電壓范圍內，SEH電路的表現最差，其最大輸出功率僅為32μW。雖然S-SSHI電路的最大輸出功率大于其他電路，然而其輸出功率在負載電壓大于2 V時開始快速下降。而且在負載電壓大于3 V時，S-SSHI電路的輸出功率開始低于SP-SICE電路。與S-SSHI不同，SP-SICE的輸出功率是隨著負載電壓的增加而增加。這是因為低負載的情況下，二極管等消耗的能量占比比較大。并且，在整個負載電壓范圍內，SP-SICE的輸出功率都高于SECE電路與SEH電路的輸出功率。SP-SICE電路的輸出功率(93μW)可以達到SEH電路最大輸出功率2.9倍以上，這與理論預期相符合。

圖16 SP-SICE、SEH和S-SSHI的輸出功率隨負載變化曲線

4 實驗

為了對以上理論和仿真分析進行驗證，我們搭建了如圖17(a)所示的實驗平臺，其中電路的元器件型號及參數如表2所示。

圖17 驗證實驗平臺

表2 元件型號及參數

實驗設備主要包括信號發生器、示波器、懸臂梁裝置、功率放大器、振動臺以及SP-SICE能量俘獲電路等。實驗所用的PNP管Q1＆Q2是2N2906，NPN管Q3＆Q4是2N2904，PMOS管為IRF540N，實驗中使用的二極管均為1N4148。

圖18為示波器測得壓電片兩端的電壓波形。壓電片的電壓達到正峰值時，經過一定的延遲，電壓迅速實現翻轉。之后，隨著壓電片的位移增加繼續增加。壓電片的電壓達到負峰值時，經過一定的延遲，電壓迅速下降至零。這與理論和仿真結果相符合。

圖18 壓電片兩端的電壓波形

為了比較整流器的性能特點，基于相同的分立元件制造了SEH、SECE和S-SSHI整流器。它們的詳細電路實現如圖13(b)所示。圖19為在保持壓電片振蕩幅度(PZT開路電壓＝6.4 V)和振蕩頻率(21.7 Hz)不變的情況下，SHE、SECE、S-SSHI和SP-SICE整流器的輸出功率隨負載變化曲線。根據實驗結果，SEH整流器的性能最差，其最大輸出功率僅為25.3 μW。S-SSHI整流器的最大輸出功率為SEH最大輸出功率的3.42倍。然而S-SSHI整流器在大負載的表現差于SECE整流器，其輸出功率在1.5 MΩ的負載下，僅為SECE(SP-SICE)整流器的30%(16.2%)。與S-SSHI整流器不同，所提出的SP-SICE的輸出功率在整個負載曲線都呈上升趨勢，并且其最大輸出功率可以達到SECE整流器最大輸出功率的1.9倍。所提出電路的實驗效果略低于仿真，這主要是由于實際電路回路中非理想電感造成的損耗等所致。

圖19 SEH、SECE、S-SSHI和SP-SICE輸出功率隨負載變化曲線

由于輸出功率在很大程度上取決于輸入振動，為了合理估計，引入了品質因子(FoM)[21-24]。FoM的定義為測試的整流器和理想的SEH整流器之間的最大輸出功率的比值。表3給出了SP-SICE電路與一些最先進整流器的性能比較。SP-SICE電路與文獻[23]相比，FoM系數要更高，并且受負載的影響更小；雖然，SP-SICE電路與文獻[24]的FoM系數相比要低，但是本文提出的SP-SICE電路非常容易實現，并且電路不需要外接電源，能夠實現自供電。

表3 與相關電路性能比較

5 結論

基于可穿戴和可植入設備的供電問題，本文提出了一種簡單高效的自供電同步電荷翻轉和提取電路。所提出電路的優勢在于無需傳統整流橋結構，并且在使用一個電感的情況下，實現電路的自供電。實驗測試結果表明，在弱耦合環境下，所提出電路的輸出功率可以達到SECE電路的1.9倍，在大負載的表現明顯優于S-SSHI電路。此外，所提出電路的FoM為2.13，在拓撲結構和實現方面具有明顯的優勢。