信號處理電路自動化測試方法分析

邵致新，張曉林

（沈陽城市建設學院，遼寧 沈陽 110167）

傳統測試方法對電路信號的識別和處理難度較大，無法保證測試準確度。隨著信息技術發展，將自動化測試系統應用在電路信號的處理中成為大勢所趨，為確保系統應用規范性，全面提升電路測試能力，有關人員需要對測試系統的設計方案有所了解，并對具體測試方法與思路進行研究。

1 測試系統設計方案

現階段，基于信號電路測試的自動化方法得到廣泛應用，不僅電路信號信息的測試精度明顯提升，測試系統的通用性也有所提高，基本實現了對目標電路的全自動化測試與分析。測試系統的硬件部分包括工況機、測試儀機箱、鍵盤、顯示器、打印機。技術人員可通過DB25 數據接口，將被測電路與測試儀機箱連接，并將二者接通到工況機系統中。通過測試軟件系統，對電路信號進行處理，經由顯示器對電路的測試結果進行顯示。

在整個測試系統的設計中，測試儀是最為關鍵的部分。相關人員需要將測試儀與上位機連接，以此來完成對測試任務進行裝訂、對測試結果進行顯示的操作。測試系統中的DSP 主要負責執行控制任務以及與上位機之間的通信。在設計方案中，技術人員剔除將DSP 與存儲器連接，實現對電路測試數據的存儲，而在具體的模塊設計中，重點強調對信號采集、多普勒信號生成與電壓電流輸入模塊進行預留，并將其與DB25 接口連通，以此完成信號指示燈顯示與供電提醒[1]。另外，為提升測試系統通用性，有關人員需要明確信號處理特點，同時密切關注信號生成、采集、判斷和處理等模塊，在自動化測試系統設計中，對上述模塊進行調整，減少人工操作，以此來提升測試結果準確度。考慮到測試系統設計方案是否科學直接影響到測試結果，因此，在測試方案設計完成后，有關人員需要對測試要點進行歸納，評估測試系統的應用性能，確保自動化測試目標實現。

2 測試系統設計要點

2.1 引入多普勒結構

本系統以設計要求為依據，創造性地引入了多普勒結構，考慮到本系統需要對回波信號進行模擬，為保證所產生波形類型符合要求，有關人員提出可同時運行DSP、ram 和CPLD。由DSP 單片機負責計算包絡周期，向ram 傳遞各點計算結果，按照預設頻率對ram 值進行閱讀，經由D/A 轉換獲得相應的多普勒信號。由于載波頻率并不固定，有關人員最終決定將ram定為2 MHz 時鐘，若載波是120 kHz，各周期所輸出點的數量可達到16 個，如果載波是1.5 kHz，各周期所輸出點的數量約為1 300 個，均可滿足本項目所提出要求。研究表明，任一完整外包絡均要有660k 個點提供支撐，除特殊情況外，本系統都能夠采用16×1M ram，這樣設計的優點，主要是能夠直接輸出多普勒信號，將完整外包絡視為輸出周期，存儲空間設定為1.6×1M，則外包絡周期時間最長可達到500 ms 左右，滿足連續輸出多普勒信號的要求，此外，有關人員可酌情對外包絡波形進行定義，確保其功能得到應有發揮。該方法和常規方法的區別主要體現在以下方面，常規方法需要先借助DDS 獲得正弦波，再利用硬件調制正弦波。本文所討論方法強調由DSP 單片機負責調制正弦波，硬件的任務是進行D/A 輸出，可在保證整體效果的前提下，使系統結構更加精簡。

當然，該方法也有亟待解決的問題存在：一是通常需要配置多個容量較大的存儲器；二是單片機需要經由總線向ram 傳輸數據，導致總線地址空間被占用。要想解決現存問題，關鍵是要對測試系統進行相應的調整，將管理ram 的工作交由CPLD 負責，CPLD 的任務不僅有產生讀寫時序，還包括將DSP 時序盡快轉換成ram 時序，而ram 時序所包括內容較多，既有常規的控制總線時序，還有測試所需的數據總線以及地址總線時序[2]。

具體運行方案如下：①由單片機負責對完整外包絡相關數據進行計算并傳輸，與此同時還要向CPLD傳輸復位指令、啟動指令以及其他控制參數。隨后，對CPLD 和DSP 總線進行連接，由CPLD 負責鎖存控制參數，將其轉化為生成波形所需控制參數。若所傳輸數據為波形數據，則要通過CPLD 對數據進行時序配合及相關處理，根據地址譯碼對其所寫入ram 加以確定。考慮到DSP 空間地址較為固定，有關人員計劃向波形數據提供相應的空間地址，利用CPLD 對地址進行生成。單片機可經由地址向CPLD 連續寫入波形數據，視情況對ram 數據總線、DSP 數據總線進行連接，確保地址生成器能夠參考控制總線所處狀態及DSP 地址，嚴格按照寫入時序所提出要求將地址信號送出，同時配合單口ram 對數據鎖存信號進行生成。本系統選擇采用單口ram 的原因，主要是對引線數量加以控制。②待存儲ram 數據的操作告一段落，便可基于啟動指令將波形送出，簡單來說，就是閱讀ram數據并寫入D/A 數據，CPLD 負責對以上時序進行控制。以控制參數為依據生成波形，通過2 MHz 時鐘輸出相關數據并定期更新閱讀地址，與此同時，通過CPLD 完成設置數據總線的操作，確保數據總線始終處于高阻態的狀態，為數據傳遞提供便利。③以技術要求為依據，將D/A 的輸出范圍固定在-5 V～+5 V的范圍內，本系統所安裝轉換器的型號為AD5445，可通過四象限運行的方式，達到雙極性輸出的目的。

2.2 采集并判斷信號

信號采集和判斷是電路自動化測試的核心部分，本系統所采取設計方案將信號采集模塊中的A/D 轉換器進行了優化，使用的轉換器型號為TMS 320LF2407。在實際應用環節，有關人員將系統采樣頻率規定在1 MHz、采集圖像的分辨率為2.7 mV，采樣間隔時間為475 ns、轉換器在工作狀態下為2.5 V。

測試系統設計應符合上述條件，在此基礎上，結合電路測試具體環境，對工作參數進行調整，確保系統可達到理想的測試性能。同時，在測試過程中，還應對測試環境進行明確，通過最新的技術方式提高測試工作效率。例如，在多普勒信號的產生中，由于系統需要對回波信號進行模擬，在處理多個波形信號期間存在較強的技術難度，加之整個測試過程信號不穩定。為解決上述問題和難點，本系統融合了DSP、ram與CPLD 不同處理方式，對系統的應用優勢進行充分發掘。事實證明，經過技術升級后，測試環境穩定，系統可及時且高效地完成對測試信號加以獲取的任務[3]。

2.3 其他設計關鍵點

2.3.1 供電模塊

本系統所產生電源電平的參數，分別為±5 V 和±12 V，其中，±12 V 供目標板所用，±5 V 則供測試電路所用。有關人員計劃安裝NCP117 管理芯片，其特點是可提供1 A 電流，具有極高的電壓精度，可提供熱關斷、電流保護以及溫度補償功能。

2.3.2 自動測試

根據設計要求可知，本系統需要對大量項目進行測量，由此可見，以系統設計結構為依據，對相關任務進行科學安排十分重要，其中，上位機主要負責制定各項任務，DSP 的職責是確保測試任務能夠按照預設流程開展，CPLD 的加入可保證具體任務得到高效落實，在提高任務測量所具有全面性的基礎上，為測量環節所具有實時性提供保證。

2.3.3 高效打印

在定義打印格式方面，有關人員著重突出了系統的靈活性，確保用戶能夠以實際需求為依據，通過調整文檔模板的方式，獲得相應的報表，由打印軟件負責在打印報表中自動填入相關數據。

3 信號處理電路自動化系統設計

3.1 信號處理過程

信號處理圍繞數字信號為核心展開，通過在電子計算機上操作，運用軟件來進行數據信息的計算或處理，所以不管多么復雜多變的計算，只要現存數學領域能夠解決的，信號處理可以以更高效和便捷的處理方式實現處理目的。而且伴隨著近年來數字化技術的飛速發展，信號處理不再是陌生的符號，它融入了人們日常生活和學習工作中，人們也在信息技術普及下對信號處理概念有了更深的理解和認知。從以往單一的模擬信號處理，轉變為當下的數字信號，借助高效率的數學轉化器對信號進行處理。對數字信號處理的具體應用包含數據壓縮技術以及音頻技術，數據壓縮包含建模、量化以及編碼，其中量化和編碼數據信息論的范疇，而建模過程需要運用數字信號處理中的時頻分析、預測、變換等知識。

3.2 基于懸絲法的螺線管磁軸測量信號處理技術

螺線管線圈是直線感應加速器中大量使用的關鍵部件，其性能直接影響強流電子束束流的傳輸效果及束流的聚焦效果，因此，需要對其磁軸的分布及偏離進行高精度的檢測與測量。在螺線管線圈的磁軸測量技術中，脈沖懸絲法與其他電路測試方法相比較而言，具有良好的應用效果，而且一直以來這種測量方法也得到了廣泛應用。通過對比分析，以往在懸絲振動的位置測量系統一般采用的是圍繞信號放大的應用原理進行測量線路，但是這種測量方式會造成測量系統的安裝與調試結果有很大的不準確性，而且操作過程也并不方便，應用性能價值不高，會致使磁軸測量信號發生偏移，并與傾斜信號耦合。與此同時，在磁軸上的有效測量信幅度信號偏小，是疊加在較大幅度的振動信號基礎上產生的，運用這樣的測量原理并不能獲得有效測量信號，也會給后續信號處理過程造成干擾和影響，使信號測量精確度偏移。因此，針對懸絲法的磁軸測量技術的基本原理及原有探測器信號處理方式基礎上，確立一種能夠消除高偏置水平的信號處理線路原理，解決了原信號線路的工作點的變化與信號電流變化耦合在一起對信號處理電路測量線路產生影響的問題。

3.3 數字信號處理分析

數字信號處理在現階段是通過數字計算方式將信號轉變為符合具體需求的一種形式，一般生活中常見的數字信號處理技術包含頻譜分析、數字濾波、信號識別等。而在數字信號處理技術的不斷發展和社會科技水平及需求不斷提升下，其在集成電路、計算機技術及電子技術快速發展中，成為了工程技術、科研工作等領域中的重點關注對象，并在技術的革新下取代了以往模擬信號處理技術，獲得良好的處理效果，實現了在不同領域的廣泛應用。以集成電路的測試為例，對集成電路測試中芯片設計中的設計驗證環節、晶圓制造中的晶圓檢測環節、封裝完成后的成品測試環節展開分析。

3.3.1 芯片設計中的設計驗證

設計驗證環節是指芯片設計單位利用測試機和探針臺、測試機和分選機對晶圓樣品檢測和集成電路封裝樣品的成品進行測試，檢驗樣品中的功能作用和性能優劣與實際要求是否一致。

3.3.2 晶圓制造中的晶圓檢測環節

晶圓檢測是指在晶圓制造完成后進行封裝前，通過探針臺和測試機配合使用，對晶圓上的芯片進行功能和電參數性能測試，其測試過程為：探針臺將晶圓逐片自動傳送至測試位置，芯片的Pad 點通過探針、專用連接線與測試機的功能模塊進行連接，測試機對芯片施加輸入信號、采集輸出信號，判斷芯片在不同工作條件下功能和性能的有效性。測試結果通過通信接口傳送給探針臺，探針臺據此對芯片進行標記。

3.3.3 封裝完成后的成品測試環節

成品測試環節是指完成芯片封裝后，運用測試機和分選機協同作用，對集成電路的功能及性能是否有效進行測試，確保集成電路的性能指標與電路設計質量要求及標準相一致。在整個測試過程中，需要先運用分選機，將待測試的集成電路通過自動化技術傳送到制定測試位置，然后將被檢測集成電路的引腳通過測試工位上的金手指、專用連接線與測試機的功能模塊進行連接，再運用測試機對集成電路施加輸入信號、采集輸出信號，以此判斷集成電路的功能在多方面運行條件下是否可以發揮實際作用。最后的測試結果會通過通信接口傳送給分選機，分選機再根據反饋的信息對所測試的集成電路進行標記、分類等相關操作。不管在哪個測試階段，要測試芯片的各項功能指標需要在前兩個測試步驟完成基礎上，一方面，是連接芯片的引腳與測試機的功能模塊，另一方面，是利用測試機對芯片施加輸入信號，并檢測芯片的輸出信號，判斷芯片功能和性能指標的有效性。

3.4 對集成電路測試技術難點把控

集成電路測試設備的技術要求很高，集合多種技術難點于一體，包含計算機、自動化、通信、精密電子測試等技術，越是這種技術密集和技術含量要求高的行業，其對電路測試的穩定性和高效性的要求也越高，對電路測試設備的性能要求也隨之提高。對于集成電路測試設備的技術難點主要包含2 個方面：①測試機。由于集成電路參數項目越來越多，如電壓、電流、時間、溫度、電阻、電容等，也因此對測試設備的功能需求也加大。②分選機。分選機對自動化高速重復定位控制能力和測壓精度要求較高，誤差精度普遍要求在0.01 mm 等級。

4 結論

綜上，隨著網絡信息技術發展，電路信號的測試精度和時效性等問題以極為直觀的方式被展現了出來，現已成為有關人員研究的主要方向。本文以信號處理電路測試為出發點，對自動化測試技術進行展開說明，通過引入多普勒結構、采集判斷信號等方法，使測試系統應用性能提升。未來在信號處理電路技術的選擇上，技術人員應對自動化測試方法進行升級，重點關注系統測試效率、精度和信號完整度，以此來達到完善測試流程的目的，為相關工作的有序開展助力。