基于AM335X的信號完整性分析

陳林楷 黃中鎧

（廣東工業大學 廣東省廣州市 510006）

隨著高速數字電路工作頻率不斷增加，信號升降時間不斷縮短，電路集成率不斷提高，反射、串擾、振鈴、衰減等信號完整性問題日益突出，但這些勢必會削弱系統的性能，干擾系統的正常工作。當傳輸線上的電路中數字信號的延時大于其上升沿一半的時間，或者當數字邏輯電路的頻率達到或超過45-50MHz時，則該電路可稱為高速電路。AM335X是TI的32位精簡指令集計算機處理器，其采用ARM Cortex-A8架構，其內部時鐘頻率可達1GHz，其芯片接口通信的信號速率可以達400MHz，是一個典型的高速電路系統。本文基于AM335X的系統設計與實現，對系統設計與高速仿真中涉及的信號完整性問題進行了分析與研究，以縮短PCB設計周期，提高研發效率。

1 信號完整性

信號完整性(Signal Intergrety,SI)是指高速電路信號線中信號的質量。在規定時間內信號能不失真地從信號源端傳送到負載端，則稱該信號是完整的。信號完整性差并不是由單一因素造成的，而是由多種因素共同造成的，主要的信號完整性問題包括反射、串擾、損耗等。具體來講，信號完整性是指信號在互連線上的質量，即信號在電路中對正確的時序和電壓作出響應的能力。如果電路中信號能夠以要求的時序、持續時間和電壓幅度到達接收器且不損壞接收器的情況下，就表明該電路具有較好的信號完整性。反之，當信號不能響應或者誤響應時，就出現了信號完整性問題。

在高速PCB中，當信號沿傳輸線傳播時所受到的瞬態阻抗發生變化，則一部分信號將被反射，另一部分信號發生失真并繼續沿傳輸線傳播下去。……