一種L波段小步進低相噪跳頻頻率源的設計

王 敏

（中國電子科技集團第十三研究所，河北 石家莊 050051）

0 引 言

隨著電子技術的不斷發展，頻率源在電子設備中大量使用，發揮的作用也越來越重要，振蕩器漸漸不能滿足人們對頻率源的需求，合成頻率成為解決頻率源需求問題的最佳途徑。頻率合成理論大約形成于20世紀30年代，發展至今已經歷了幾次大的技術變革，大致可分成直接頻率合成、間接頻率合成（鎖相頻率合成）、直接數字頻率合成3種[1]。合成頻率源是現代電子系統的重要設備之一，其相位噪聲和雜散性能等技術指標在很大程度上影響甚至決定著電子系統的性能。目前，微波合成頻率源已在通信、雷達、航天航空、電子對抗以及遙測遙控等領域得到了廣泛的應用[2]。

總之，現代通信系統中，頻率源作為射頻通信系統的核心部件，對系統總體性能有著重要的影響。隨著通信技術要求的不斷提高，對頻率源的綜合性能要求也越來越高。小步進、低雜波和低相噪是頻率源發展的重要趨勢[2]。而各種頻率合成技術則各有優缺點，現在的頻綜發展趨勢是將幾種方法組合使用，從而得到技術指標更高的頻率源[3,4]。本文提出了一種DDS+PLL分段混頻分段濾波的設計方案，結合了各種設計方法的優點，實現了較高的指標要求。

1 方案設計

本文所述的頻率源工作頻率為L波段，指標要求如下：頻率帶寬為220 MHz；10 kHz處的相位噪聲≤-100 dBc/Hz；雜波抑制≥65 dB；頻率的步進間隔為12.5 kHz。

1.1 輸出頻段和小步進跳頻的實現

因為指標中的小步進跳頻要求，所以設計了用DDS的方案來實現部分功能。DDS又稱為直接數字頻率合成，這種方案的優點包括極小的頻率步進、超高的變頻速率、低相位噪聲等。DDS因為自身設計原理的優勢，廣泛應用到小步進頻率源的設計中[5]。但是DDS也有其自身的缺點，如工作頻率受限，一般在幾十MHz到幾百MHz；由于全數字結構的特點和自身實現原理決定輸出信號的雜散比較大。

因為DDS的局限性難以達到指標要求中的頻段要求，所以考慮DDS和固定本振混頻的方案來實現。即采取有一定帶寬DDS的輸出與固定本振進行混頻，從而使混頻后頻率輸出實現頻段搬移，滿足了輸出L波段的指標要求。又因為是DDS輸出作混頻的IF輸入方案可以滿足輸出小步進的要求，從而滿足了指標中的頻段、小步進的要求。

本文選取了DDS輸出雜波較好的200 MHz以下的波段來作為DDS的輸出信號，再與L波段的本振信號進行混頻，并且選了混頻本振之一來給DDS作參考時鐘，最終得到了L波段的RF輸出，并可以滿足指標中12.5 kHz的頻率步進指標要求。

1.2 輸出帶寬及雜散指標的實現

根據指標要求，輸出信號需要同時滿足帶寬220 MHz以及雜波抑制在65 dB以上。因為要達到較高的雜波抑制指標，所以混頻后的輸出信號要選取合適的濾波器來濾波。本文選取了表貼型國產介質濾波器，又因為考慮到該濾波器在L波段的抑制帶寬為60～70 MHz，所以需要分段濾波。本文中既要考慮到DDS的最優輸出頻段，又要考慮到帶寬和雜散抑制的指標，最終采取了DDS通過微波開關選擇4個固定本振源中的一個來進行分段混頻，混頻后的信號再經過開關濾波器組進行4段式分段濾波的方案。該方案可實現指標中對帶寬和雜散的要求。結合小步進跳頻部分的原理，本產品的混頻及開關濾波部分的原理如圖1所示。

圖1 混頻及開關濾波部分原理

1.3 本振源和相位噪聲指標的實現

4個固定點頻本振源的實現本文采用了鎖相環的設計，采用鑒相器、壓控振蕩器以及無源環路濾波器組成的鎖相環路，鎖相本振源部分的原理如圖2所示。

圖2 鎖相本振源部分原理

本文選用的鑒相器具有較寬的工作帶寬，非常低的相位噪聲和較寬的工作溫度范圍。同時為了滿足指標中較高的相位噪聲指標要求，壓控振蕩器選用了相位噪聲較好的表貼封裝型國產介質壓控振蕩器，該器件在10 kHz處的相位噪聲可達-122 dBc/Hz左右。相位噪聲經過鎖相環路以及混頻濾波以后，經檢驗仍然能達到-112～104 dBc/Hz的水平，滿足了指標要求。

2 電路調試與測試

電路調試第一步要加電，加電前先用萬用表的歐姆檔測量一下電源是否有短路隱患。切記要先連接好地線再加電源線。加電過程中如果有電流激增等現象時應立即斷電排查故障，待故障排除后再次上電。

上電后首先要測試4個點頻的本振鎖相環是否正常鎖定，若鎖相環沒有正常鎖定，則依次檢查參考頻率、環路、VCO，并排除故障，最終要保證點頻源順利鎖定。其次測試DDS周圍電路是否匹配正常，以便于DDS可以正常輸出頻率。再次檢查混頻器的匹配電路是否合適，要保證混頻器可以正常工作輸出頻率。最后變換輸出頻率來檢查開關濾波器組是否能正常選擇開關，以便于正常濾除雜波。

組件正常輸出頻率后，使用相位測試儀測試相位噪聲是否滿足指標。若相噪不滿足指標，則需微調一下鎖相環的環路帶寬值。測試時發現25 kHz左右有個突起的相位噪聲包。本頻率源在相位調試過程中，剛開始選用了帶寬為30～40 kHz的環路濾波器。為了消除該相位噪聲包，進行了鎖相環帶寬的多次嘗試，依次試過15 kHz、10 kHz、7 kHz的環路帶寬濾波器，發現濾波器環路帶寬選為7 kHz時的相位噪聲包完全消失，相位指標測試在-112～104 dBc/Hz的水平，完全滿足了指標要求。所以該電路最終選擇了7 kHz作為環路濾波器的帶寬值。

將輸出信號連至頻譜儀，測試雜波是否滿足指標要求。剛開始測試時發現本振抑制不滿足雜波指標，調試采用了降低本振信號進入混頻器的功率的方法來減小本振抑制，將本振頻率源的功率從-5 dBm降低至-10 dBm，此時本振抑制優化至指標要求臨界值附近，后又在混頻后的微帶線上增加了低通濾波器的設計，從而使本振抑制指標大為改善，達到75 dB左右，滿足指標要求。經過不斷地調試改進，各項指標最終測試結果均滿足設計指標要求。

3 結 論

本文介紹了一種DDS+PLL分段混頻分段濾波的頻率源設計方案。主要是采用了DDS與固定本振點頻源進行混頻的方法，滿足了頻段要求，并實現了小步進、低相噪跳頻頻率源的功能。又因為采用了開關選擇多本振源以及開關濾波器組的設計方案，實現了帶寬和雜波抑制的指標要求。經實際驗證，該組件產品各指標性能良好，并已實現了批產。