基于ADN2915的10G光中繼傳輸復用系統

商昌文

摘?要：本文闡述了一種利用時鐘恢復技術實現的10 G光中繼傳輸復用系統，從硬件和軟件兩個方面，依次詳細介紹了該系統的實現過程。系統簡化了光纖的接線操作，大大提高了光傳輸的距離，具有普遍應用推廣意義。

關鍵詞：波長轉換;ADN2915;CDR

1 概述

RapidIO 技術廣泛應用于雷達信號處理系統當中，其通過 4 路或 8 路 850 nm 光路在兩分系統間進行超高速數據通信。因原系統往往使用的是 850 nm 多模光纖，只能短距離傳輸幾百米且光路甚多，非常不便于接線。而某些新型雷達通信系統中需要將原多路 850 nm 光路進行遠距離且要求單纖傳輸。本文在此需求基礎上講述了一種光中繼傳輸復用系統，可將多達 16 路的多模光信號（雙向，每向各 8 路）傳輸系統簡化為 1 路單模光信號進行遠距離傳輸，該系統可實現并已實際應用于某項目當中。

2 系統總體框圖

系統包括光波長轉換單元，復用 / 解復用單元，BIT 狀態上報單元。總體設計要求如圖 1 所示。

3 硬件設計

3.1 波長轉換單元

為了將光信號進行遠距離傳輸，需將多 模 850 nm 光信號轉換成單模光信號，其實現過程為先進行光 / 電轉換再進行電 / 光轉換。因為本系統為 10 Gbit/s 的高速電信號轉換，高速差分對在電路板上傳輸必然會帶來一定程度的信號劣變，因此后級使用 CDR（光時鐘數據恢復）芯片 ADN2915 對高速電信號進行波形整形和重定時，從而獲取較好的電信號質量。ADN2915 的功能框圖如圖 2。

3.1.1 時鐘恢復芯片ADN2915

時鐘恢復單元選用ADI公司的CDR芯片ADN2915，具有以下特點。

a）差分數據輸入頻率范圍為：6.5 Mbit/s 至 11.3 Gbit/s。

b）無需參考時鐘輸入。

c）可選的限幅放大和均衡功能。

d）具有偽隨機碼的產生和檢測功能。

e）具有 I2C 總線配置功能。

f）具有信號丟失及鎖定指示功能。

ADN2915 電原理圖如圖 3。

3.1.2 ADN2915 軟件配置

使用 Xilinx FPGA 芯片 XC6SLX45T 通過 ADN2915接口對其片內寄存器進行配置，流程如圖 4。

配置部分 VHDL 代碼如下：

when x”01” => q <= x”800980”;

--Register CTRLB

CTRLB（7） 1-->0，soft reset

when x”02” => q <= x”800900”;

--Register CTRLB

CTRLB（7） 1-->0，soft reset

when x”03” => q <= x”800810”;

--Register CTRLA

CDR_modes LTD，

when x”04” => q <= x”800a05”;

--Register CTRLC

CTRLC（2） 0 enable refclk，1：disable

refclk，

when x”05” => q <= x”80100c”; --Register

DPLLA default

TRANBAND 4 ，risge_edge

when x”05” => q <= x”801014”; --Register

DPLLA

TRANBAND 4 ，risge_edge adn falling，

3.2 波分復用/解復用單元

CDR 芯片 ADN2915 恢復出來的 10 Gbit/s 電信號經16 個 CWDM 光模塊電 / 光轉換后變成 16 路 CWDM 波長光信號，然后經波分復用模塊合成一路光輸出至對端，對端經波分解復用模塊后還原為對應發端 CWDM 波長的光信號，后經波長轉換單元再次轉換成 850 nm 光信號還原輸出。16 路 CWDM 光波長分別為：1 270 nm、1 290 nm、1 310 nm、1 330 nm、1 350 nm、1 370 nm、1 390 nm、1 410 nm、1 430 nm、1 450 nm、1 470 nm、1 490 nm、1 510 nm、1 530 nm、1 550 nm、1 570 nm。

3.3 BIT狀態上報單元

使用 100 M/1 000 M 自適應以太網接口上報設備狀態信息，網絡協議采用 UDP 協議，上報狀態信息包括每路光信號有無光輸入、輸入光功率數值、光模塊工作電壓、光模塊工作溫度、ADN2915 工作狀態等，可以通過 PC 端配置軟件更改參數。采用 Xilinx FPGA 芯片XC6SLX45T 通過硬件設計語言 VHDL 實現 UDP 協議，從而實現狀態上報功能。

4 PCB設計

本系統傳輸速率為 10 Gbit/s，板上電信號衰變極大，為了達到較好的信號傳輸質量，PCB 的設計亦是相當關鍵的一個環節。

a）差分信號線對應該等長，以使兩個信號同時到達輸入端，路徑長度的差異將直接導致信號變形。

b）避免信號路徑的不連續性。不連續點發生在路徑突然轉彎處和板上的過孔處。采用圓弧線和減少過孔的使用以降低路徑不連續性。

c）為了防止短路和減少串擾，在過孔、路徑、焊盤間至少要留 l0 mil（1 mil = 0.0254 mm）的間隙，差分對間要留 20 mil 的間距，且要使器件和地的連接線盡可能短以減小電感;用來連接電源和接地的器件管腳過孔直徑至少應不小于 l0 mil，過孔最好不用散熱性結構以減小電感。

d）本次電路板板材選用 TU872SLK 高速材質，按6 層板設計，4 個信號走線層，2 個參考層，差分對線寬為 7 mil， 間距為 5 mil。

5 測試驗證

使用安立公司 MP1800A 型誤碼儀進行誤碼率測試驗證，誤碼儀輸出數據速率設置為（1～10）Gbit/s，輸出碼型為 31 位偽隨機碼，經測試 24 小時穩定無誤碼。證明了本系統穩定可靠。

6 結語

應用本光中繼傳輸復用系統，可將原雷達系統中多路多模光傳輸網絡簡化為使用單一芯單模光纖進行傳輸。方便系統的維護工作，傳輸距離也得到了大大的提升，最大可達 80 千米甚至更遠。該系統具有較廣泛的應用價值，有望作為原雷達光通信系統升級版的一種替代。

參考文獻：

[1] ADN2915 datasheet[G].Analog Device Inc，2015.

[2] 鄭常斌.PCB信號完整性分析與設計[D].北京：北京郵電大學，2008.

[3] Partan-6 FPGA PCB design and pin planning guide[G].ug393 PCB Layout，Xilinx Corporation，2012.

[4] Spartan-6 FPGA family：complete data sheet[G].Xilinx Corporation，2012.

[5] 葉祎恒.基于FPGA的UDP/IP硬件協議棧的研究與實現[D].西安：西安電子科技大學，2008.