基于FPGA的FMCW雷達收發機系統

王 碩 張景璐 岳增龍

（北京電子科技職業學院 電信工程學院，北京 100176）

雷達是利用電磁波探測目標的電子裝備。雷達發射的電磁波照射目標并接收回波，由此發現目標并測定目標的位置、運動方向、速度及其他特性。近年來，隨著物聯網技術的高速發展，進行近距離目標探測的小型毫米波雷達的應用得到了極大拓展[1]。調頻 連 續 波（Frequency Modulated Continuous Wave，FMCW）雷達具有輻射功率小、測距測速精度高、設備相對簡單以及易于實現固化設計等優點，被廣泛應用于汽車防撞[2]、行人檢測[3]以及手勢識別等領域。

本文采用24 GHz雷達模塊搭建了一個信號收發機硬件系統，能夠實現信號發射、接收、中頻調理與基帶信號提取，并配合后端上位機軟件實現了測距功能。該系統由自行設計的中頻電路模塊和基帶處理現場可編程邏輯門陣列（Field Programmable Gate Array，FPGA）開發板組成，具有低成本、靈活可配置以及實現高效的優點。

1 系統構成

系統采用Rfbeam公司的24 GHz低成本雷達收發器K-LC2，集成了射頻的收發功能與混頻，可以在鋸齒波或三角波的調制方式下發射連續波。回波信號在模塊內部與發射信號通過混頻器的混頻，得到帶有目標距離信息的正交差頻信號（I/Q）。原始中頻信號由于帶有泄露的調制信號和外部的高頻噪聲干擾，需要經過帶通濾波。此外，為了增大信號的信噪比，充分利用模/數轉換器（Analog-to-Digital Converter，ADC）的動態范圍，要對信號進行放大。在經過A/D模數轉換為數字信號后，采用Xilinx公司的Nexys4開發板對信號進行采集，并送入個人計算機（Personal Computer，PC）提取距離信息，同時FPGA還配合數模轉換器（Digital Analog Converter，DAC）產生調制信號。系統構成和工作流程如圖1所示。

2 雷達前端硬件電路設計

2.1 中頻信號調理電路參數

中頻調理電路的設計是雷達系統設計中的關鍵部分。它的性能好壞直接影響基帶信號處理的效果，從而對整個系統的精度產生了較大影響。雷達模塊輸出的差頻信號中混有泄露的調制信號和高頻噪聲干擾[4]，如果不能濾除，有可能會因為總的信號過大而在放大后產生飽和失真，或者是有用信號太弱而被噪聲淹沒。中頻電路需要盡可能濾除這些噪聲的干擾和放大有用信號，所以設計的中頻電路核心是一個帶有一定增益的高低通濾波器[3]。

圖1 系統構成

為方便計算中頻頻率，選擇1 kHz為調制信號頻率。利用距離測算公式，可得出中頻信號頻率范圍fb：

式中：R為目標距離；fM為調制信號帶寬；TM為調制周期，取1 ms；c為光速。將相關數值代入式（1），可得距離R在0.5～10 m范圍時的頻率范圍fb為5.3～106.6 kHz。

2.2 中頻信號調理電路設計

根據結果可以確定中頻的主要參數。高通濾波器的截止頻率為6 kHz，是調制信號頻率的6倍，可以有效消除調制信號的泄露，同時衰減近距離目標回波的信號幅度，避免溢出。低通濾波器截止頻率采用120 kHz，略高于頻率范圍上限，以保證目標距離較遠、信號較弱時有用信號盡量不被衰減，同時濾除系統中混有的高頻干擾[5]。因此，濾波器采用高通和低通級聯的形式，增益在60 dB左右，負載阻抗為1 kΩ左右，通帶為6～120 kHz。

3 FPGA部分設計

3.1 FPGA設計結構

FPGA設計分為調制信號產生和信號采集兩個主要模塊。調制信號產生模塊包括直接數字合成器（Direct Digital Synthesizer，DDS）模塊、波形存儲ROM、預置頻率和相位字的寄存器以及控制頻率字的按鍵。信號采集模塊包括AD控制模塊、采樣緩存器、通用異步收發（Universal Asynchronous Receiver/Transmitter，UART）模塊、波特率設置按鍵以及使能模塊。另外，FPGA中還有系統時鐘控制模塊，將系統時鐘分頻提供的不同頻率分配給各個模塊。

3.2 調制信號產生模塊

發射信號的調制三角波信號由FPGA產生的數字信號經過數模轉換（DAC）產生。

由FMCW雷達測距原理可知，探測目標越近，所需調制信號頻率越高。探測遠距離目標（30～100 m）時，通常采用100～200 Hz的調制頻率；探測近距離目標（10～20 m）時，通常采用500～1 000 Hz的調制頻率。因此，為了擴大收發機的適用范圍，希望調制信號的參數可以根據實際應用場景靈活調節。

為了滿足不同距離的應用需要，設計采用可以改變調制信號頻率和相位的數字合成器（DDS）作為發射信號的產生裝置。DDS主要由基準時鐘源、相位累加器、相位調制器、存儲了波形數據的ROM表以及D/A轉換器構成。其中，DDS的主要模塊除DAC外，均由FPGA編寫硬件實現。

3.3 信號采集模塊

信號采集部分主要是搭建一個數據通路，將ADC采樣到的數據發送到PC，因此采用了一個簡單的結構。AD9280芯片的數字信號接口是由8根數據傳輸線和1根時鐘線組成的專用通信接口。在FPGA中編寫一個與ADC通信的接口電路，并將接收的ADC數據暫存在片內的緩存器中。FPGA與PC之間通過串口通信，在ISE軟件中調用UART模塊，從緩存器中讀取數據并發送至PC。將串口的波特率設置為115 200 Baud，以保證在不丟包的情況下最快發送數據。

4 功能測試

將測試長50 cm、寬50 cm、厚約2 cm的正方形硬紙板作為雷達的檢測目標，放在距離雷達天線0.5 m處，正對貼片天線陣列靜置，以保證最大面積被電磁波照射。清除在電磁波照射范圍內的其他物體，以減少背景噪聲源。給系統上電，同時啟動發射和采集模塊，接收并采集回波基帶信號。在PC端對串口進行配置，波特率設為115 200 Baud。打開串口接收數據，以十六進制存儲于文檔。數據采集10 s左右，由于初始化系統工作需要1～2 s，為保證數據的準確性，將5 s之前的數據清除，并將之后的數據每5 000個保存在一個文檔中作為原始數據包，依次編號。

用MATLAB軟件處理接收的原始數據。因為FMCW雷達測距的實質是對差頻信號的頻率進行估計，然后利用差頻信號和距離之間的線性關系達到測距的目的，所以在采集到的一個數據包中選擇兩個調制周期內的中頻波形數據進行1 024點的快速傅立葉變換（Fast Fourier Transform，FFT），得到的頻譜結果如圖2所示。可以看出，頻率集中在5.5 kHz附近，因此差頻信號為5.5 kHz。可以得出，目標距離0.52 m，誤差為0.02 m，較好地實現了測距功能。

圖2 回波信號頻譜圖

5 結語

本文采用24 GHz雷達模塊，設計了一個三角波FMCW雷達收發機系統。該系統中頻處理模塊可以完成中頻信號的濾波、放大、數模轉換、調制信號的模數轉換及濾波，基帶處理部分則由FPGA和上位機完成。其中，FPGA實現了調制信號的產生和回波基帶信號的采集與傳輸，采用DDS變頻設計，可以根據測距范圍調整調制信號頻率，設計靈活性強，且相比于基于處理器的軟件實現方式效率更高。開發的基帶信號處理程序，還能夠實現目標的距離計算。此外，基于此平臺可以開發更加豐富的雷達功能。