基于開關(guān)軌跡優(yōu)化的SiC MOSFET有源驅(qū)動電路研究綜述

王 寧 張建忠

基于開關(guān)軌跡優(yōu)化的SiC MOSFET有源驅(qū)動電路研究綜述

王 寧 張建忠

（東南大學(xué)電氣工程學(xué)院 南京 210096）

隨著SiC MOSFET的推廣，其開關(guān)暫態(tài)過程中的超調(diào)、振蕩以及電磁干擾問題越來越受到人們的重視。有源柵極驅(qū)動（AGD）電路作為一種新型驅(qū)動電路，已被廣泛應(yīng)用于SiC MOSFET開關(guān)軌跡的優(yōu)化控制。首先，該文分析AGD電路的工作原理，給出不同驅(qū)動參數(shù)對開關(guān)特性的影響；其次，著重探討閾值觸發(fā)型AGD電路的工作模式，分別從暫態(tài)定位技術(shù)、邏輯處理架構(gòu)和功率放大拓?fù)淙矫鎸GD電路進(jìn)行歸納總結(jié)，并評價不同技術(shù)的優(yōu)缺點，給出AGD電路設(shè)計的建議流程；最后，展望基于SiC MOSFET開關(guān)軌跡優(yōu)化的AGD電路的發(fā)展趨勢。

SiC MOSFET 有源柵極驅(qū)動 開關(guān)軌跡 振蕩

0 引言

以碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Silicon Carbide Metal Oxide Semiconductor Field Effect Transistor, SiC MOSFET）為代表的寬禁帶半導(dǎo)體器件的誕生和發(fā)展使電力電子技術(shù)迎來了新的發(fā)展，和傳統(tǒng)的Si基器件相比，在靜態(tài)特性方面，SiC MOSFET具有更低的導(dǎo)通電阻、更高的熱導(dǎo)率以及能與IGBT媲美的功率等級；在動態(tài)特性方面，SiC MOSFET則具備更快的開關(guān)速度及頻率上限，這有助于電力電子裝置整體功率密度及效率的提升[1]。然而，開關(guān)瞬態(tài)過程的高d/d、d/d以及與之相伴的超調(diào)振蕩使得SiC MOSFET完全取代Si IGBT仍然受到一些限制。附錄給出了ROHM公司推出的SiC MOSFET產(chǎn)品SCT2080KE在400V、20A工作條件下的雙脈沖測試波形，實驗結(jié)果體現(xiàn)出寬禁帶器件高速開關(guān)暫態(tài)的局限性，具體表現(xiàn)為：

一方面，開關(guān)暫態(tài)有逾越安全工作區(qū)的風(fēng)險。雖然SiC肖特基二極管消除了Si二極管的反向恢復(fù)效應(yīng)，但是較大結(jié)電容使得開通過程仍存在較大的電流超調(diào)；SiC MOSFET的結(jié)電容更小，對于回路寄生電感更加敏感，特別是在器件關(guān)斷時會產(chǎn)生較大的關(guān)斷電壓尖峰與持續(xù)振蕩，極易突破器件的額定工作值，造成不可逆轉(zhuǎn)的失效[2]。

另一方面，串?dāng)_問題值得注意。半橋電路中橋臂中點電位的瞬變通過結(jié)電容形成位移電流，與回路寄生電感與柵極驅(qū)動電阻相作用，形成電壓尖峰。由于SiC器件具有更低的開通閾值，正向串?dāng)_增大了橋臂直通的風(fēng)險；同時SiC可承受負(fù)關(guān)斷電壓絕對值更低，負(fù)向串?dāng)_會造成器件的損壞[3]。

SiC MOSFET對于開關(guān)損耗更加敏感。更快的開關(guān)速度使得SiC MOSFET電壓、電流交疊區(qū)域更小，開關(guān)損耗更低，但在高頻驅(qū)動的情況下，單次開通或者關(guān)斷損耗的提升可能會顯著降低系統(tǒng)效率，引發(fā)散熱不良、器件失效等問題[4-5]。

電磁兼容問題是當(dāng)下危害電力電子系統(tǒng)的重要問題之一[6-7]。電力電子裝置中的半導(dǎo)體器件的高頻、高速切換是電磁噪聲的源頭；而復(fù)雜的寄生參數(shù)網(wǎng)絡(luò)為騷擾信號提供了路徑。電磁干擾（Electro- magnetic Interference, EMI）不僅以泄露電流、軸電流的形式在功率回路形成安全隱患；同時對于控制側(cè)模擬電路、數(shù)字電路形成較強的干擾，降低系統(tǒng)運行的可靠性。

優(yōu)化PCB布局、降低回路寄生電感被證實是一種有效緩解上述問題的方式，但其非常依賴于設(shè)計人員的經(jīng)驗，同時為進(jìn)一步降低寄生參數(shù)需要復(fù)雜的先進(jìn)封裝技術(shù)[8]，成本昂貴。增設(shè)濾波器、吸收電路等手段都是以增加額外損耗、犧牲系統(tǒng)功率密度為代價的，并且往往需要進(jìn)行反復(fù)的試錯實驗，大大降低了研發(fā)效率。

有源柵極驅(qū)動（Active Gate Driver, AGD）作為一種新型驅(qū)動電路，通過附加有源器件，調(diào)節(jié)驅(qū)動部件參數(shù)，以達(dá)到優(yōu)化開關(guān)特性的目的。AGD技術(shù)最早被應(yīng)用于IGBT驅(qū)動中，主要有損耗降低[9]、串?dāng)_抑制[10]、串聯(lián)均壓[11]、并聯(lián)均流[12]、有源鉗位[13]、短路保護(hù)[14]和暫態(tài)軌跡優(yōu)化7個用途。SiC MOSFET相對于Si IGBT開關(guān)速度更快，所帶來的超調(diào)、振蕩、EMI問題更加顯著，如何在不顯著增加開關(guān)損耗的情況下，通過降低開關(guān)速度來優(yōu)化開關(guān)軌跡，是本文AGD電路應(yīng)用的目的。

本文根據(jù)現(xiàn)有文獻(xiàn)，從工作原理、控制手段、電路拓?fù)涞确矫娉霭l(fā)，歸納整理了針對SiC MOSFET軌跡優(yōu)化的AGD電路相關(guān)技術(shù)，并在性能方面進(jìn)行了對比，給出AGD建議的設(shè)計流程，最后討論了未來AGD電路發(fā)展的趨勢。

1 AGD工作原理

常規(guī)柵極驅(qū)動（Conventional Gate Driver, CGD）拓?fù)浼捌涞刃щ娐啡鐖D1所示，SiC MOSFET的開關(guān)暫態(tài)實際為對輸入電容的充放電過程。圖1中，GG為正驅(qū)動電壓，EE為負(fù)驅(qū)動電壓，S1和S2為驅(qū)動開關(guān)，dr為驅(qū)動輸出電壓，g為柵極驅(qū)動電阻，gs為柵源電容，gd為柵漏電容，ds為漏源電容，ds為漏源電壓，gs為柵源電壓，g為柵極電流，d為漏極電流。SiC MOSFET的開關(guān)軌跡有7個基本的特征參量，分別為開關(guān)延時delay、漏源電壓變化率d/d、漏極電流變化率d/d、電流超調(diào)量os、電壓超調(diào)量os、EMI水平及開關(guān)損耗sw。

圖1 CGD驅(qū)動拓?fù)浼捌涞刃щ娐?/p>

對于SiC MOSFET而言，開關(guān)過程中的高電流變化率dd/d是危害器件可靠工作的主要原因[15]，具體表現(xiàn)為：在開通過程中，高速電流切換惡化了SiC MOSFET體二極管的反向恢復(fù)效應(yīng)，額外的電流應(yīng)力不僅增加了器件的開通損耗，并且電流尖峰也會以差模EMI的形式降低系統(tǒng)電磁兼容特性。SiC MOSFET的開通電流超調(diào)量os可表示為

式中，rr為SiC MOSFET體二極管的反向恢復(fù)電荷；為反向恢復(fù)軟度。

在關(guān)斷過程中，由于回路寄生電感l(wèi)oop無法靜態(tài)儲能，高電流變化率會與之作用產(chǎn)生較高的尖峰電壓。電壓超調(diào)量不僅增大了器件的關(guān)斷損耗，同時也增加了器件擊穿的可能，并且系統(tǒng)的共模EMI特性也隨之惡化。SiC MOSFET電壓超調(diào)量表示為

調(diào)節(jié)CGD電路中驅(qū)動電壓dr、驅(qū)動電阻g、柵源電容gs等柵極部件的數(shù)值可以實現(xiàn)對于漏極電流變化率的調(diào)控，SiC MOSFET的電流變化率可近似為

式中，fs為SiC MOSFET的電導(dǎo)；TH為開通閾值電壓；mil為米勒平臺電壓；s為器件源極電感。

由式（3）和式（4）可以看出，增大g、gs以及降低dr可以有效降低dd/d的數(shù)值，進(jìn)而實現(xiàn)電流、電壓超調(diào)的抑制。根據(jù)文獻(xiàn)[16]的實驗結(jié)果，柵極部件參數(shù)對于SiC MOSFET開通電流超調(diào)抑制和關(guān)斷電壓超調(diào)抑制效果見表1[16]。在單位步長變化條件下，變dr對于電氣超調(diào)量的抑制效果更為明顯。

表1 不同柵極參數(shù)對于電氣超調(diào)的抑制

Tab.1 The suppression in electrical overshoots of different gate parameters

然而，人為地在設(shè)計初期調(diào)整驅(qū)動部件參數(shù)，降低SiC MOSFET開關(guān)速度雖然可以降低超調(diào)、振蕩和EMI等開關(guān)暫態(tài)負(fù)面效應(yīng)，但隨之帶來的開關(guān)延時上升和開關(guān)損耗增加卻不能忽視。

過長的開關(guān)延時一方面會增加環(huán)路的響應(yīng)時延；另一方面SiC MOSFET的開關(guān)速度直接關(guān)乎死區(qū)時間的設(shè)定，一味調(diào)節(jié)柵極驅(qū)動參數(shù)都是以犧牲變換器控制性能為代價的。同時，SiC MOSFET的開關(guān)損耗被定義為漏極電流d和漏源電壓ds的交疊面積，降低器件開關(guān)速度是以犧牲開關(guān)損耗、降低系統(tǒng)效率以及增加散熱負(fù)擔(dān)為代價的。SiC MOSFET的開關(guān)損耗表達(dá)式可表示為

不同柵極參數(shù)對于延時和損耗的影響見表2。表2給出了和表1相同參數(shù)變化范圍內(nèi)，文獻(xiàn)[16]結(jié)果中，調(diào)節(jié)柵極部件對于開關(guān)延時以及開關(guān)損耗的影響。顯然，CGD中一旦設(shè)定好了柵極驅(qū)動部件參數(shù)值，那么SiC MOSFET開關(guān)軌跡就基本固定，CGD電路靈活性的缺乏導(dǎo)致了其很難兼顧開關(guān)損耗和超調(diào)抑制效果。表3給出了不同柵極參數(shù)對于開關(guān)特性的影響趨勢。

表2 不同柵極參數(shù)對于延時和損耗的影響

Tab.2 The influence of different gate parameters on delay time and switching losses

表3 不同柵極參數(shù)對于開關(guān)特性的影響

Tab.3 The influence of different gate parameters on switching characteristics

注：“↑”表示增加；“→”表示基本不變；“↓”表示下降。

針對以上問題，AGD可以通過其特有的暫態(tài)定位功能，有針對性地調(diào)整某一暫態(tài)瞬間的某一柵極部件，只降低該階段的開關(guān)速度，進(jìn)而在不明顯增加開關(guān)延時和總開關(guān)損耗的情況下，將開關(guān)瞬態(tài)的負(fù)面效應(yīng)降到容許的程度。相對于傳統(tǒng)CGD電路，AGD可以更有選擇性地調(diào)節(jié)SiC MOSFET的開關(guān)軌跡，靈活度更高。SiC MOSFET開關(guān)軌跡的優(yōu)化如圖2所示。

基于IGBT的AGD電路分為開環(huán)型、全閉環(huán)型和閾值觸發(fā)型三種控制模式。開環(huán)型[17-18]不存在反饋通路，直接在驅(qū)動電路前向通道上切換驅(qū)動參數(shù)，控制簡單、響應(yīng)快，缺點是受限于器件模型的精確性，不能適應(yīng)電力電子裝置工作點以及工作環(huán)境的變化。全閉環(huán)型[19]指實時采樣功率器件的電壓、電流信息，通常使用高帶寬模擬PI調(diào)節(jié)器對器件的動態(tài)軌跡進(jìn)行全閉環(huán)調(diào)節(jié)，該方法對于器件的控制自由度最高，但是受限于響應(yīng)速度與成本。閾值觸發(fā)型，又稱“離散時間反饋型[20]”，是一種介于前兩者之間的控制方式。通過采樣反饋，當(dāng)器件電壓、電流等電氣量超過某一閾值時，則會觸發(fā)響應(yīng)，通過邏輯判斷，給出切換驅(qū)動部件參數(shù)的指令，以達(dá)到優(yōu)化開關(guān)軌跡的目的。IGBT開關(guān)速度為ms級，而SiC MOSFET為ns級，全閉環(huán)調(diào)節(jié)方式很難追蹤其暫態(tài)開關(guān)軌跡。目前，閾值觸發(fā)型AGD是應(yīng)用最廣的SiC MOSFET有源柵極驅(qū)動電路，被廣泛用于抑制SiC MOSFET開關(guān)瞬態(tài)的超調(diào)、振蕩及EMI問題。

圖2 SiC MOSFET開關(guān)軌跡的優(yōu)化

閾值觸發(fā)型AGD電路結(jié)構(gòu)如圖3所示，暫態(tài)定位、邏輯判斷、功率放大為基于開關(guān)軌跡優(yōu)化的SiC MOSFET有源驅(qū)動所必須的三個基本模塊電路。三個模塊電路的組成形式與實現(xiàn)功能有所差異，在數(shù)十ns級的尺度下，共同完成了對于SiC MOSFET某一開關(guān)暫態(tài)的某一驅(qū)動部件參數(shù)的調(diào)節(jié)。從電路設(shè)計的角度出發(fā)，基于現(xiàn)有文獻(xiàn)，本文分別對三個模塊電路的設(shè)計思路與相關(guān)技術(shù)進(jìn)行了對比與總結(jié)。

圖3 閾值觸發(fā)型AGD電路結(jié)構(gòu)

2 AGD的暫態(tài)定位模塊

SiC MOSFET的開關(guān)瞬態(tài)主要分為開關(guān)延遲、電壓變化、電流變化三個階段。AGD電路可以實現(xiàn)對SiC MOSFET開關(guān)暫態(tài)瞬間較為精準(zhǔn)的定位，這得益于附加的AGD檢測電路，如圖4所示。基本的檢測電路需要滿足如下幾個要求：①高帶寬；②具備一定的抗噪能力；③采樣可以準(zhǔn)確反映電氣參數(shù)；④附加電路盡可能不影響開關(guān)特性；⑤易于設(shè)計邏輯接口。

圖4 AGD檢測電路

2.1 時序檢測

2.1.1 基于模型時間估計的定位

根據(jù)SiC MOSFET開關(guān)暫態(tài)的動態(tài)行為模型，各階段的持續(xù)時間都可以被近似估計。在邏輯控制電路中設(shè)計固定延時可以實現(xiàn)AGD作用時序的控制，本質(zhì)上屬于不準(zhǔn)確的開環(huán)控制。SiC MOSFET的開關(guān)暫態(tài)時間會隨著負(fù)載工況、寄生參數(shù)、驅(qū)動參數(shù)、器件選型的變化而變化，同時受溫度影響較大[21]。由于該方法實現(xiàn)簡易，不需要高速接口電路，常被用以時序微調(diào)以及作為AGD的控制變量。

2.1.2 基于柵極回路的定位

根據(jù)SiC MOSFET的跨導(dǎo)特性，在飽和區(qū)其可以近似等效為一個壓控電流源，通過檢測gs可以得到d的狀態(tài)信息。基于柵極回路的定位[22-23]，不參與功率回路高壓、大電流的瞬變切換，有利于接口電路的設(shè)計，同時在布局上更靠近弱電側(cè)，避免了長反饋線拾取功率級噪聲。該方法主要有以下3個缺陷：①容易受柵極回路振蕩的影響而產(chǎn)生誤判，加大濾波電容則降低了檢測電路帶寬；②不能很好地反映ds的信息；③采樣電路一定程度上會影響開關(guān)速度。

2.1.3 基于功率回路的定位

直接對SiC MOSFET的d、ds狀態(tài)進(jìn)行檢測，可以最大程度地增加采樣的精度與測量帶寬。文獻(xiàn)[24]通過二階RC分壓網(wǎng)絡(luò)對ds進(jìn)行采樣，采樣電路的傳遞函數(shù)可表示為

前饋電容1可以加大反饋電壓的擺率，提升采樣帶寬；積分電容2對于反饋信號進(jìn)行濾波降噪，通過選取1與2的數(shù)值可以達(dá)到響應(yīng)速度與噪聲的折中。文獻(xiàn)[25]則通過一階RC微分電路和/轉(zhuǎn)換電路得到dds/d的信息。

對于漏極電流的檢測是設(shè)計采樣電路的難點。文獻(xiàn)[22, 26-28]采用了分流電阻的檢測方法，該方法實施簡易，但分流電阻損耗較大，不適合大電流場合；同時必須選擇低感值電阻以減小dd/d帶來的采樣誤差。在這種應(yīng)用中，昂貴的高共模抑制電流感應(yīng)放大器增加了AGD的總體成本。開爾文連接的SiC MOSFET可以將s從驅(qū)動回路和功率回路中解耦，優(yōu)化開關(guān)軌跡[29]。利用這一特殊結(jié)構(gòu)，文獻(xiàn)[24-25]通過檢測s上的感應(yīng)電壓sdd/d，有效地捕捉了電流變化階段。這一方法不用外加無源器件，最大程度地利用了器件本身的寄生參數(shù)。

文獻(xiàn)[26, 30-32]采用高帶寬互感線圈對漏極電流進(jìn)行實時采樣，雖然測量精度較高，但這種方式價格昂貴且不易于集成。

基于功率回路的檢測定位技術(shù)，應(yīng)對采樣電路進(jìn)行精細(xì)的濾波處理，同時無源器件需要有足夠的耐壓。三種檢測技術(shù)的對比見表4。

表4 AGD檢測技術(shù)對比

Tab.4 The comparison bewteen AGD detection technologies

2.2 接口電路設(shè)計

2.2.1 邏輯門翻轉(zhuǎn)

以捕捉電流暫態(tài)的接口電路為例，邏輯門翻轉(zhuǎn)電路如圖5所示，文獻(xiàn)[25]采取了邏輯門與功率回路直接連接的接口電路。電流上升階段，s上的感應(yīng)電壓由0降為負(fù)值，一旦超過與門的閾值電平，就會促使電路翻轉(zhuǎn)。在該設(shè)計中，邏輯門的正電源與SiC MOSFET源極相連，負(fù)電源則與負(fù)驅(qū)動電壓相連。該接口電路結(jié)構(gòu)簡單，但將邏輯門等效為比較器使用，無法改變觸發(fā)閾值，很容易受到干擾。

圖5 邏輯門翻轉(zhuǎn)電路

2.2.2 比較器觸發(fā)

文獻(xiàn)[24]通過使用高速比較器，完成了閾值可調(diào)的雙向邏輯觸發(fā)。比較器觸發(fā)電路如圖6所示，當(dāng)d上升時，在s上感應(yīng)出負(fù)電壓將三極管VT1射極拉低，比較器1正輸入端電位低于負(fù)輸入端，輸出翻轉(zhuǎn)為0；當(dāng)d下降時，在s上感應(yīng)出正電壓，當(dāng)比較器2正輸入端電位高于負(fù)輸入端時，輸出翻轉(zhuǎn)為1。和采用邏輯門翻轉(zhuǎn)的接口電路相比，比較器觸發(fā)的方式主要有以下優(yōu)點：可以靈活設(shè)置合理的參考閾值電壓，有效規(guī)避誤觸發(fā)；構(gòu)建遲滯型比較器電路可有效緩解電路的干擾振蕩；部分比較器帶輸出鎖存功能，為SiC MOSFET的狀態(tài)監(jiān)控提供了有用信息。

圖6 比較器觸發(fā)電路

2.2.3 高速ADC采樣

文獻(xiàn)[26, 32]采用高速ADC直接讀取來自高帶寬電流互感器的數(shù)值。這種方法可以對SiC MOSFET的漏極電流進(jìn)行實時監(jiān)控，但處理速度不可避免地受限于模數(shù)轉(zhuǎn)換電路的性能，同時模擬信號在SiC MOSFET驅(qū)動過程中容易受到干擾。

AGD暫態(tài)定位部分對于接口電路有如下要求：①完成1位或多位的數(shù)模轉(zhuǎn)換，電平匹配；②保證強弱電接口的安全可靠；③低延時。以上三種接口電路的設(shè)計方法，從成本與結(jié)構(gòu)復(fù)雜度的角度依次遞增，從響應(yīng)速度方面依次遞減。目前，研究者使用較多的是比較器觸發(fā)的方式。

3 AGD的邏輯判斷模塊

在接收到暫態(tài)定位的觸發(fā)信號后，AGD需要進(jìn)行一定的邏輯處理。邏輯處理模塊與PWM信號相結(jié)合，將邏輯分為開通暫態(tài)與關(guān)斷暫態(tài)兩部分，最終根據(jù)功率放大電路的設(shè)計，給出特定的減速觸發(fā)信號。在實現(xiàn)方式方面，主要有采用離散邏輯門電路和采用可編程邏輯器件兩種。

3.1 采用離散邏輯門

在對于開通與關(guān)斷暫態(tài)獨立控制的AGD電路中，采用離散邏輯器件在成本方面具有較大優(yōu)勢。離散器件構(gòu)成的邏輯判斷電路如圖7所示，文獻(xiàn)[23]僅使用兩個比較器和一個或非門就完成了邏輯處理工作，并且開通與關(guān)斷的邏輯電路完全一致。采用離散器件的邏輯處理方式對后期集成電路設(shè)計具有指導(dǎo)意義，但對于功率放大結(jié)構(gòu)復(fù)雜的AGD電路，會導(dǎo)致器件堆積的問題，增加了設(shè)計難度以及系統(tǒng)功耗。每一個邏輯門芯片都至少具有數(shù)ns的延時，多級串聯(lián)使用的情況下對于AGD處理速度的影響較大。

圖7 離散器件構(gòu)成的邏輯判斷電路

3.2 采用可編程邏輯器件

采用可編程邏輯器件FPGA或CPLD是目前復(fù)雜邏輯處理的首選。文獻(xiàn)[27]的開通與譯碼邏輯如圖8所示，顯然采用HDL語言可以大大簡化設(shè)計的復(fù)雜度。由于可編程邏輯器件具有相對固定的延時，有利于多路邏輯的綜合，拓展了AGD功率放大電路設(shè)計的自由度。但對于簡單邏輯控制的AGD電路，采用可編程器件會造成資源的浪費，同時在成本方面也不具備優(yōu)勢。

圖8 AGD電路動作邏輯

4 AGD的功率放大模塊

功率放大驅(qū)動部分是AGD電路的核心。通過該模塊內(nèi)部晶體管的動作，可以改變SiC MOSFET開關(guān)暫態(tài)階段驅(qū)動電阻g、驅(qū)動電壓dr、驅(qū)動電流g的數(shù)值，以達(dá)到抑制超調(diào)、振蕩、EMI的目的。根據(jù)改變的柵極物理量的不同，功率放大部分主要有變驅(qū)動電阻型、變驅(qū)動電壓型、抽取/注入驅(qū)動電流型以及電流型等。調(diào)節(jié)iss也可對SiC MOSFET開關(guān)暫態(tài)的dd/d、d/d進(jìn)行調(diào)節(jié)，但由于以下原因很少應(yīng)用：①電容容差大，溫漂嚴(yán)重；②對附加gd耐壓要求較高；③SiC MOSFET輸入電容非線性，模型不精確；④修改電容參數(shù)有增大串?dāng)_風(fēng)險；⑤不易于集成。

4.1 變驅(qū)動電阻型

文獻(xiàn)[33]將驅(qū)動電阻分為兩部分，通過旁路其中一個電阻，而達(dá)到調(diào)節(jié)總驅(qū)動電阻的目的。文獻(xiàn)[33]提出的串聯(lián)電阻型AGD如圖9所示，調(diào)節(jié)電阻on和off與原驅(qū)動電阻g為串聯(lián)關(guān)系。S1和S2的斷開，使得開關(guān)速度下降，繼而電壓、電流超調(diào)與dd/d，d/d下降，緩解了EMI。通過調(diào)節(jié)S3、S4斷開的時間，從而達(dá)到開關(guān)速度與開關(guān)損耗的折中。圖10為該電路的AGD控制時序[33]。

文獻(xiàn)[27]將SiC MOSFET開通與關(guān)斷暫態(tài)分為精確的八個階段，通過多級并聯(lián)電阻的方式，改變總的驅(qū)動電阻值，如圖11所示。該設(shè)計在開通和關(guān)斷某一暫態(tài)時，最多可以實現(xiàn)六種驅(qū)動電阻數(shù)值的選擇，并且可以通過增加并聯(lián)支路數(shù)達(dá)到更多組合方式。

圖9 串聯(lián)電阻型AGD

圖10 AGD控制時序

圖11 并聯(lián)電阻型AGD

通過調(diào)整驅(qū)動電阻串并聯(lián)形式的AGD電路結(jié)構(gòu)可重復(fù)性高、便于集成。但每個電阻幾乎都需要一個與之對應(yīng)的晶體管及驅(qū)動電路，增加了器件的數(shù)量與控制復(fù)雜度，切換速度以及穩(wěn)定性也值得關(guān)注。同時，想達(dá)到更高分辨率的驅(qū)動電阻調(diào)節(jié)，必須增加串并聯(lián)支路的數(shù)量，使得系統(tǒng)更加復(fù)雜。

為達(dá)到g的無級調(diào)節(jié)，砷化鎵光觸發(fā)功率晶體管（GaAs-based Optically Triggered Power Transistor, GaAs-OTPT）被應(yīng)用于AGD電路中[34]，光控電阻型AGD如圖12所示。OTPT的等效電阻隨照射其表面的光照功率的上升而減低，通過可調(diào)激光源，能夠?qū)崿F(xiàn)驅(qū)動電阻的無級調(diào)節(jié)，OTPT器件的光學(xué)特性如圖13所示[34]。雖然該結(jié)構(gòu)同樣能有效調(diào)節(jié)SiC MOSFET的開關(guān)暫態(tài)，但OTPT等效電阻的非線性、系統(tǒng)調(diào)節(jié)速度以及附加電路成本使得該方法的推廣仍存在著一些挑戰(zhàn)。

圖12 光控電阻型AGD

圖13 OTPT器件的光學(xué)特性

4.2 變驅(qū)動電壓型

降低驅(qū)動電壓可以減緩對于iss的充電速度。文獻(xiàn)[24]將傳統(tǒng)的兩電平驅(qū)動，拓展為四電平驅(qū)動，如圖14所示，通過增設(shè)一對推挽管，在開關(guān)瞬態(tài)向漏極投切一個輔助電平，在不破壞原有驅(qū)動結(jié)構(gòu)的情況下，有效降低了驅(qū)動電壓的絕對值。圖15給出了等效柵極驅(qū)動電壓dr的變化情況[24]。該結(jié)構(gòu)通過調(diào)節(jié)投切時間來達(dá)到開關(guān)速度與開關(guān)損耗的折中，但無法調(diào)節(jié)單個驅(qū)動電平。

為提升驅(qū)動電壓的調(diào)節(jié)自由度，可調(diào)線性穩(wěn)壓器（Low Dropout Regulator, LDO）被應(yīng)用于文獻(xiàn)[30]中。帶LDO型三電平驅(qū)動AGD如圖16所示[30]，該設(shè)計為三電平驅(qū)動，兩推挽電路呈垂直級聯(lián)結(jié)構(gòu)，增加級聯(lián)階數(shù)可以輸出更多的驅(qū)動電平。輸出電壓可調(diào)的LDO使得int不再固定，用戶可以根據(jù)使用場合靈活設(shè)定，但無法在線實時調(diào)節(jié)。

圖14 四電平驅(qū)動AGD

圖16 帶LDO型三電平驅(qū)動AGD

文獻(xiàn)[31]將驅(qū)動電平數(shù)提升為4個，帶DAC型四電平驅(qū)動AGD如圖17所示。為進(jìn)一步提高驅(qū)動電壓在線調(diào)節(jié)的自由度，該設(shè)計搭建了權(quán)電阻型DAC。在使用個增益電阻的情況下，可以輸出2級驅(qū)動電壓；在足夠大時，近似可達(dá)成驅(qū)動電壓的無級調(diào)節(jié)。附加的電流沉降電路提升了驅(qū)動電壓的下拉能力，可以有效降低誤觸發(fā)風(fēng)險。此設(shè)計中，高速DAC與高帶寬功放等設(shè)計增加了成本與設(shè)計的復(fù)雜度。

圖17 帶DAC型四電平驅(qū)動AGD

4.3 抽出/注入驅(qū)動電流型

在SiC MOSFET高速開啟瞬態(tài)，抽取一部分柵極驅(qū)動電流g，有利于降低開通速度，減小電流超調(diào)；在關(guān)斷瞬態(tài)，注入一部分g，有利于減小關(guān)斷速度，降低電壓應(yīng)力以及EMI水平。文獻(xiàn)[25]在開關(guān)暫態(tài)階段分別導(dǎo)通S1和S2，以實現(xiàn)動態(tài)柵極電流調(diào)節(jié)的功能，抽出/注入驅(qū)動電流型AGD如圖18所示。經(jīng)分析，在忽略防電流倒灌二極管壓降以及將輔助開關(guān)管視為理想開關(guān)的情況下，抽出/注入驅(qū)動電流型的AGD電路等效為變驅(qū)動電阻型和變電壓型的復(fù)合電路，本質(zhì)上仍為電壓型驅(qū)動電路。

圖18 抽出/注入驅(qū)動電流型AGD

4.4 電流型

傳統(tǒng)電壓型驅(qū)動電路在開關(guān)瞬態(tài)可以等效為RC充電電路，SiC MOSFET是一個復(fù)雜的高階數(shù)學(xué)模型。采用恒柵極電流的AGD電路有利于對SiC MOSFET驅(qū)動進(jìn)行降階處理，直接調(diào)節(jié)g更有利于對dd/d、d/d進(jìn)行精確調(diào)節(jié)，進(jìn)而更有針對性地優(yōu)化開關(guān)軌跡，分別表示為

文獻(xiàn)[32]提出了應(yīng)用于SiC MOSFET的電流源驅(qū)動電路，電流型AGD如圖19所示。上部分P型電流源主導(dǎo)開通過程的柵極電流控制，P1、T1主要用以縮短開通延時；P2、P4、P3、T2構(gòu)成的可控電流鏡可從柵極注入恒定電流，用于開通dd/d的斜率控制；T3、P5用于抑制開通電流超調(diào)；T4、P6用于加快開通時的電壓下降速度以進(jìn)一步減小開通損耗。下部分N型電流源電路主要用于從柵極抽取恒定的驅(qū)動電流，功能與P型電路類似，不再贅述。

圖19 電流型AGD

表5給出了本節(jié)所提四大類AGD功率放大驅(qū)動的性能對比，并作出了相關(guān)解釋。調(diào)節(jié)步長精度表示AGD對于g、dr、g控制的準(zhǔn)確度，可以看出，調(diào)dr與恒g型可以獲得較高的調(diào)節(jié)精度，這得益于內(nèi)部模擬器件工作于線性區(qū)域，但不可避免地會增加AGD電路的能耗。變電阻型、抽取/注入電流型、以及文獻(xiàn)[24]中的變dr結(jié)構(gòu)雖然調(diào)節(jié)精度受限，但由于其工作于開關(guān)模式，在能耗方面有著獨特的優(yōu)勢。AGD電路屬于新型驅(qū)動電路，由于器件數(shù)量的增加，在可靠性方面遜于CGD電路。表5中可靠性的評價標(biāo)準(zhǔn)為附加電路受損情況下，SiC MOSFET能否繼續(xù)運行。對于激光驅(qū)動、恒流驅(qū)動的AGD，由于改變了CGD驅(qū)動的電路架構(gòu)，所以可靠性下降。變g結(jié)構(gòu)，根據(jù)切換開關(guān)管的串并聯(lián)關(guān)系，可以得知文獻(xiàn)[33]的設(shè)計在可靠性方面優(yōu)于文獻(xiàn)[27]。變電壓型AGD的主要敏感部件為DAC與BUFFER電路，同時也是其成本明顯高于其他AGD電路的原因。

圖20給出了四種功率放大模式的等效電路結(jié)構(gòu)性能對比。可以看出，變驅(qū)動電阻型和抽出/注入驅(qū)動電流型AGD電路均保留了原CGD電路的驅(qū)動架構(gòu)。變電壓型AGD在固定某些附加電平的情況下等效于CGD電路。電流型AGD表現(xiàn)為以可變電流源替代電壓源。

表5 不同功率放大結(jié)構(gòu)的性能對比

Tab.5 Performance comparison between different power amplifier structures

圖20 AGD等效電路

5 AGD的控制效果

圖21展示了文獻(xiàn)[24]所提出的變驅(qū)動電壓型AGD對于SiC MOSFET開關(guān)軌跡的優(yōu)化效果，實驗在500V/280A雙脈沖測試平臺上進(jìn)行。在開通軌跡的優(yōu)化對比中，相同電流超調(diào)量的情況下AGD電路所帶來的開通延時以及開通損耗遠(yuǎn)低于CGD電路；在關(guān)斷軌跡的優(yōu)化對比中，相同電壓超調(diào)量下AGD的關(guān)斷延時以及關(guān)斷損耗同樣遠(yuǎn)低于CGD電路。圖21展示的SiC MOSFET開關(guān)軌跡優(yōu)化趨勢與圖2的分析一致。

圖21 AGD的開關(guān)軌跡優(yōu)化效果

相同電流、電壓抑制效果下SiC MOSFET開關(guān)損耗的增幅是衡量AGD電路性能的重要指標(biāo)。AGD電路不僅不會顯著增大開關(guān)損耗，同時可以通過抑制電氣超調(diào)來降低開關(guān)損耗，提升系統(tǒng)效率。由于各文獻(xiàn)中雙脈沖測試電路寄生參數(shù)和工作點存在差異，為直觀對比不同類型AGD電路中SiC MOSFET開關(guān)軌跡的優(yōu)化效果，采用百分比的形式對總開關(guān)損耗增幅Dsw進(jìn)行統(tǒng)計。圖22給出了開通電流超調(diào)量和關(guān)斷電壓超調(diào)量抑制均在40%～60%范圍內(nèi)，不同AGD總開關(guān)損耗的增幅。顯然，即使相較于CGD電路優(yōu)勢明顯，但不同AGD技術(shù)在損耗優(yōu)化方面的表現(xiàn)不盡相同。文獻(xiàn)[27]所采用的變電阻型AGD展示出最優(yōu)良的損耗特性，在40%電流超調(diào)抑制、47%電壓超調(diào)抑制的情況下可以使得SiC MOSFET的總開關(guān)損耗降低近60%，而文獻(xiàn)[24]所提出的AGD電路則會使得開關(guān)損耗上升86%，這為高效率系統(tǒng)設(shè)計帶來了挑戰(zhàn)。SiC MOSFET開關(guān)暫態(tài)定位的準(zhǔn)確度直接決定了AGD的損耗特性，一旦對于開關(guān)管開關(guān)暫態(tài)的捕捉產(chǎn)生偏移，開關(guān)損耗就會大大上升。采用低成本的比較器觸發(fā)進(jìn)行暫態(tài)定位的精度相較于采用實時ADC采樣低一些。

圖22 不同AGD的損耗性能對比

6 AGD的設(shè)計流程

SiC MOSFET的開關(guān)軌跡優(yōu)化主要分為三個步驟：①確定時間節(jié)點；②選取軌跡路徑；③執(zhí)行軌跡優(yōu)化。開關(guān)軌跡優(yōu)化的時間節(jié)點大多在電力電子變換器主電路設(shè)計完成之后，此時電路拓?fù)洹⒒芈芳纳鷧?shù)、功率器件選型、負(fù)載電流范圍等因素基本落實，SiC MOSFET初始條件下的開關(guān)軌跡也隨之確定，AGD可以更有針對性開展調(diào)控。

SiC MOSFET開關(guān)軌跡優(yōu)化路徑的選取是以初始軌跡以及變換器應(yīng)用環(huán)境要求為導(dǎo)向的。首先，設(shè)計者需要借助CGD電路對SiC MOSFET進(jìn)行雙脈沖測試，以獲得其初始開關(guān)軌跡下開關(guān)損耗、電氣超調(diào)、電磁干擾發(fā)射強度等基本數(shù)據(jù)。其次，結(jié)合初始軌跡和應(yīng)用場景確定開關(guān)軌跡優(yōu)化的方向，電氣應(yīng)力、EMI強度、開關(guān)損耗的同步降低是最理想的開關(guān)軌跡，但由于降低開關(guān)速度勢必會影響開關(guān)損耗，有時需要設(shè)計者確定軌跡優(yōu)化的重心，例如，應(yīng)用于精密儀器的電源必須以削弱EMI為導(dǎo)向，器件安全區(qū)裕度不足時必須以降低電氣超調(diào)量為導(dǎo)向，而追求高效率的電力電子裝置則必須以最小化開關(guān)損耗為導(dǎo)向。最后，設(shè)計者需要從初始軌跡出發(fā)，初步確定AGD電路的參數(shù)，提升AGD參數(shù)整定的效率。圖23給出了SiC MOSFET最理想的開關(guān)軌跡優(yōu)化趨勢。

圖23 SiC MOSFET軌跡優(yōu)化趨勢

暫態(tài)定位、邏輯判斷、功率放大三部分共同完成了AGD的開關(guān)軌跡優(yōu)化功能。目前，不同文獻(xiàn)在三個模塊電路的設(shè)計上均作出了不同類型的嘗試。在對各設(shè)計方案進(jìn)行橫向?qū)Ρ群螅o出了基于開關(guān)軌跡優(yōu)化的SiC MOSFET有源驅(qū)動電路的基本設(shè)計流程，如圖24所示。

圖24 AGD設(shè)計流程

暫態(tài)定位模塊的觸發(fā)、邏輯判斷模塊的信號處理序列以及功率放大模塊的可靠調(diào)節(jié)是AGD電路有效工作的必要前提。其中，環(huán)路響應(yīng)的速度與對SiC MOSFET開關(guān)噪聲的抑制能力是設(shè)計者選擇不同模塊設(shè)計方案時需要重點關(guān)注的問題。

在功率放大模塊完成對于SiC MOSFET的超調(diào)、振蕩、EMI等負(fù)面效應(yīng)的抑制效果后，需要對AGD操作的時序進(jìn)行微調(diào)：一方面，閉環(huán)調(diào)節(jié)使得SiC MOSFET的開關(guān)速度產(chǎn)生變化，暫態(tài)定位點會產(chǎn)生一定的漂移，需要進(jìn)行相應(yīng)的補償；另一方面，隨著開關(guān)速度的降低，SiC MOSFET的開關(guān)損耗會上升，調(diào)節(jié)作用時間能夠?qū)崿F(xiàn)開關(guān)損耗與開關(guān)速度的折中[24, 33]。常用的時序微調(diào)方法有調(diào)節(jié)暫態(tài)定位觸發(fā)閾值[22-24]以及在邏輯處理模塊中加入延時兩種[24, 26, 30-31]。

能否適應(yīng)SiC MOSFET的實際運行是衡量AGD電路質(zhì)量的重要標(biāo)準(zhǔn)，不同類型的參數(shù)適應(yīng)性測試是必不可少的。變電氣參數(shù)適應(yīng)性測試主要有三類：①變母線電壓測試[24-25]，以驗證SiC MOSFET在不同電壓應(yīng)力條件下AGD電路的有效性；②變負(fù)載電流測試[22, 24-25, 31-32]，以驗證不同工作負(fù)載下AGD電路的有效性；③變無源參數(shù)測試[22-23, 25-28]，即在不同驅(qū)動電阻、寄生參數(shù)等條件下驗證AGD電路的有效性。變溫度參數(shù)適應(yīng)性測試[31]主要有兩個目的：一方面，驗證AGD中附加模擬電路在長時間工作條件下是否會產(chǎn)生顯著溫漂影響正常工作；另一方面，驗證AGD能否繼續(xù)適應(yīng)SiC MOSFET發(fā)熱所帶來的軌跡漂移。變器件適應(yīng)性測試[30, 33]則是驗證AGD電路對于SiC 器件的普適性，不同型號的SiC MOSFET的開關(guān)特性有所不同，優(yōu)秀的AGD電路可以在不大幅修改設(shè)計參數(shù)情況下適應(yīng)不同器件。

以上步驟基本保證AGD的可靠性，成本的校核應(yīng)滲透在子模塊的方案選擇中，同樣需要考慮。

7 AGD的發(fā)展趨勢

寬禁帶半導(dǎo)體的有源柵極驅(qū)動的相關(guān)研究目前仍處于起步階段。與應(yīng)用于IGBT的AGD電路[35-36]相類似，基于開關(guān)軌跡優(yōu)化的SiC MOSFET有源驅(qū)動電路未來發(fā)展趨勢與技術(shù)難題主要有以下幾點：

1）功能復(fù)化

隨著SiC器件的逐步推廣，對于驅(qū)動電路的要求也逐步增多。單純某一種類型的有源驅(qū)動并不能很好地對SiC MOSFET開關(guān)瞬態(tài)進(jìn)行多角度的改善。將短路保護(hù)、串?dāng)_抑制等其他功能納入基于開關(guān)軌跡優(yōu)化的AGD電路成為必然要求，多功能AGD驅(qū)動架構(gòu)如圖25所示。如何對于大量的附加電路進(jìn)行分時復(fù)用，進(jìn)而簡化設(shè)計、降低成本是技術(shù)難點。

圖25 多功能AGD驅(qū)動架構(gòu)

2）控制升級

控制穩(wěn)定性方面，SiC MOSFET跨導(dǎo)與結(jié)電容有著很強的非線性特征[37]，并且電壓源驅(qū)動下的SiC MOSFET的響應(yīng)特性是復(fù)雜的高階數(shù)學(xué)方程。同時，閾值切換型AGD電路本質(zhì)上屬于一種非線性的閉環(huán)控制，無法使用全閉環(huán)型AGD中伯德圖、根軌跡等分析工具來研究控制系統(tǒng)的穩(wěn)定性。目前，對于SiC MOSFET開關(guān)暫態(tài)的建模工作仍在進(jìn)行之中。

控制精度方面，SiC MOSFET的開關(guān)軌跡隨著工作電壓、負(fù)載電流的變化而變化[38]，這對于AGD電路開關(guān)軌跡優(yōu)化的效果產(chǎn)生一定的影響：一方面，AGD的暫態(tài)定位點有可能產(chǎn)生一定的偏移，功率放大電路的動作可能產(chǎn)生超前或滯后；另一方面，SiC MOSFET漏源電壓的超調(diào)振蕩隨著負(fù)載電流的增大而惡化，在調(diào)節(jié)參數(shù)相對固定的情況下，AGD電路可能在重載時發(fā)生失效，在輕載時則會造成多余的開關(guān)損耗。目前，基于開關(guān)軌跡優(yōu)化的AGD電路的自適應(yīng)調(diào)節(jié)技術(shù)還鮮有報道。文獻(xiàn)[31]提出了基于代價函數(shù)的在線參數(shù)選擇的AGD邏輯處理架構(gòu)，如圖26所示。該方法可以大幅提升AGD的控制精度，通過設(shè)置權(quán)重因子、、實現(xiàn)對于dd/d、d/d、sw等多個指標(biāo)的折中控制，但是控制器運算速度、迭代算法收斂性以及硬件成本成為需要進(jìn)一步解決的問題。

圖26 基于代價函數(shù)的在線型AGD

響應(yīng)帶寬方面，隨著高性能模擬、數(shù)字器件技術(shù)的進(jìn)步，更高的響應(yīng)速度得以應(yīng)用于SiC MOSFET的ns級控制。高頻數(shù)字信號交互所帶來的信號完整問題[39]、運算放大器增益帶寬積與壓擺率的限制[40]以及附加器件布局方式有待深入研究。

3）硬件集成與成本約束

AGD電路最終的市場化必須縮小體積、降低成本，并以單片的形式推薦給用戶。圖27給出了文獻(xiàn)[31]中AGD電路的成本分布。圖中，模擬集成電路與可編程邏輯器件是制約AGD市場化的主要因素。在電路集成方面，數(shù)字電路的集成化易于實現(xiàn)，而如比較器、DAC、Buffer等模擬電路的集成則復(fù)雜得多，對于SiC MOSFET開關(guān)暫態(tài)的電磁干擾也更為敏感。另外，輔助電源的個數(shù)也需要加以控制。進(jìn)一步簡化附加有源電路是未來AGD的發(fā)展趨勢。

圖27 AGD的成本分布

8 結(jié)論

SiC MOSFET高速開關(guān)軌跡中的超調(diào)、振蕩、EMI問題成為制約其進(jìn)一步推廣的因素。本文綜述了目前基于SiC MOSFET開關(guān)軌跡優(yōu)化的SiC MOSFET有源驅(qū)動電路相關(guān)技術(shù)。

1）闡述了SiC MOSFET軌跡優(yōu)化的含義，分析了AGD電路的工作原理，總結(jié)了不同柵極驅(qū)動參數(shù)對于SiC MOSFET開關(guān)特性的影響，著重剖析閾值觸發(fā)型AGD電路的工作模式。

2）分別從暫態(tài)定位、邏輯判斷、功率放大三個子電路的設(shè)計方案角度出發(fā)，對現(xiàn)有文獻(xiàn)進(jìn)行綜述，并對比了不同技術(shù)之間的性能差異，得出四種主流AGD架構(gòu)的等效電路模型。

3）給出了AGD電路基本的設(shè)計流程建議。

4）討論了AGD電路技術(shù)未來的發(fā)展方向。

隨著寬禁帶器件驅(qū)動技術(shù)的不斷發(fā)展，基于SiC MOSFET開關(guān)軌跡優(yōu)化的有源柵極驅(qū)動技術(shù)具有巨大的研究價值與廣闊的應(yīng)用空間。

SCT2080KE的雙脈沖測試波形如附圖1所示。

附圖1 SiC MOSFET開關(guān)暫態(tài)實驗波形

App.Fig.1 Experimental waveforms in switching transients of SiC MOSFET

[1] 梁美, 鄭瓊林, 可翀, 等. SiC MOSFET、Si CoolMOS和IGBT的特性對比及其在DAB變換器中的應(yīng)用[J]. 電工技術(shù)學(xué)報, 2015, 30(12): 41-50.

Liang Mei, Zheng Qionglin, Ke Chong, et al. Performance comparison of SiC MOSFET, Si CoolMOS and IGBT for DAB converter[J]. Transa- ctions of China Electrotechnical Society, 2015, 30(12): 41-50.

[2] Schrock J, Pushpakaran B, Bilbao A, et al. Failure analysis of 1200V/150A SiC MOSFET under repetitive pulsed overcurrent conditions[J]. IEEE Transactions on Power Electronics, 2016, 31(3): 1816-1821.

[3] Li Hong, Jiang Yanfeng, Qiu Zhidong, et al. A predictive algorithm for crosstalk peaks of SiC MOSFET by considering the nonlinearity of gate- drain capacitance[J]. IEEE Transactions on Industrial Electronics, 2021, 36(3): 2823-2834.

[4] Roy S, Basu K. Analytical estimation of turn on switching loss of SiC mosfet and schottky diode pair from datasheet parameters[J]. IEEE Transactions on Power Electronics, 2019, 34(9): 9118-9130.

[5] Roy S, Basu K. Analytical model to study hard turn- off switching dynamics of SiC MOSFET and schottky diode pair[J]. IEEE Transactions on Power Elec- tronics, 2021, 36(1): 861-875.

[6] Zhang Zheyu, Wang Fred, Tolbert L, et al. Evaluation of switching performance of SiC devices in PWM inverter-fed induction motor drives[J]. IEEE Transa- ctions on Power Electronics, 2015, 30(10): 5701- 5711.

[7] 段卓琳, 張棟, 范濤. SiC電機驅(qū)動系統(tǒng)傳導(dǎo)電磁干擾建模及預(yù)測[J]. 電工技術(shù)學(xué)報, 2020, 35(22): 4726-4738.

Duan Zhuolin, Zhang Dong, Fan Tao. Modeling and prediction of electromagnetic interference in SiC motor drive systems[J]. Transactions of China Electrotechnical Society, 2020, 35(22): 4726-4738.

[8] Zhu Nan, Mantooth H, Xu Dehong, et al. A solution to press-pack packaging of SiC MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2017, 64(10): 8224-8234.

[9] Gui Handong, Sun Jingjing, Tolbert L. Charge pump gate drive to reduce turn-on switching loss of SiC MOSFETs[J]. IEEE Transactions on Power Elec- tronics, 2020, 35(12): 13136-13147.

[10] Zhang Zheyu, Wang Fred, Tolbert L, et al. Active gate driver for crosstalk suppression of SiC devices in a phase-leg configuration[J]. IEEE Transactions on Power Electronics, 2014, 29(4): 1986-1997.

[11] Marzoughi A, Burgos R, Boroyevich D. Active gate-driver with d/dcontroller for dynamic voltage balancing in series-connected SiC MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2019, 66(4): 2488-2498.

[12] Wen Yang, Yang Yuan, Gao Yong. Active gate driver for improving current sharing performance of paralleled high-power SiC MOSFET modules[J]. IEEE Transactions on Power Electronics, 2021, 36(2): 1491-1505.

[13] Aeloiza E, Kadavelugu A, Rodrigues R. Novel bipolar active miller clamp for parallel SiC MOSFET power modules[C]//IEEE Energy Conversion Congress and Exposition (ECCE), Portland, OR, USA, 2018: 401- 407.

[14] 吳海富, 張建忠, 趙進(jìn), 等. SiC MOSFET短路檢測與保護(hù)研究綜述[J]. 電工技術(shù)學(xué)報, 2019, 34(21): 4519-4528.

Wu Haifu, Zhang Jianzhong, Zhao Jin, et al. Review of short-circuit detection and protection of silicon carbide MOSFETs[J]. Transactions of China Elec- trotechnical Society, 2019, 34(21): 4519-4528.

[15] Wang Jianjing, Chung H, Li R. Characterization and experimental assessment of the effects of parasitic elements on the MOSFET switching performance[J]. IEEE Transactions on Power Electronics, 2013, 28(1): 573-590.

[16] Zeng Zheng, Li Xiaoling. Comparative study on multiple degrees of freedom of gate drivers for transient behavior regulation of SiC MOSFET[J]. IEEE Transactions on Power Electronics, 2018, 33(10): 8754-8763.

[17] Grbovic P. An IGBT gate driver for feed-forward control of turn-on losses and reverse recovery current[J]. IEEE Transactions on Power Electronics, 2008, 23(2): 643-652.

[18] Grbovic P, Gruson F, Idir N, et al. Turn-on per- formance of reverse blocking IGBT (RB IGBT) and optimization using advanced gate driver[J]. IEEE Transactions on Power Electronics, 2010, 25(4): 970-980.

[19] Shu Lu, Zhang Junming, Peng Fangzheng, et al. Active current source IGBT gate drive with closed- loop d/dand d/dcontrol[J]. IEEE Transactions on Power Electronics, 2017, 32(5): 3787-3796.

[20] 朱義誠, 趙爭鳴, 施博辰, 等. 絕緣柵型功率開關(guān)器件柵極驅(qū)動主動控制技術(shù)綜述[J]. 高電壓技術(shù), 2019, 45(7): 2082-2092.

Zhu Yicheng, Zhao Zhengming, Shi Bochen, et al. Review of active gate control methods for insulated- gate power switching devices[J]. High Voltage Engineering, 2019, 45(7): 2082-2092.

[21] 王莉娜, 鄧潔, 楊軍一, 等. Si和SiC功率器件結(jié)溫提取技術(shù)現(xiàn)狀及展望[J]. 電工技術(shù)學(xué)報, 2019, 34(4): 703-716.

Wang Lina, Deng Jie, Yang Junyi, et al. Junction temperature extraction methods for Si and SiC power devices-a review and possible alternatives[J]. Transa- ctions of China Electrotechnical Society, 2019, 34(4): 703-716.

[22] 李先允, 盧乙, 倪喜軍, 等. 一種改進(jìn)SiC MOSFET開關(guān)性能的有源驅(qū)動電路[J]. 中國電機工程學(xué)報, 2020, 40(18): 5760-5770.

Li Xianyun, Lu Yi, Ni Xijun, et al. An active gate driver for improving switching performance of SiC MOSFET[J]. Proceedings of the CSEE, 2020, 40(18): 5760-5770.

[23] 馮超, 李虹, 蔣艷鋒, 等. 抑制瞬態(tài)電壓電流尖峰和振蕩的電流注入型SiC MOSFET有源驅(qū)動方法研究[J]. 中國電機工程學(xué)報, 2019, 39(19): 5666-5673, 5894.

Feng Chao, Li Hong, Jiang Yanfeng, et al. Research on current injection active drive method of SiC MOSFET with transient voltage and current spike and oscillation suppression[J]. Proceedings of the CSEE, 2019, 39(19): 5666-5673, 5894.

[24] Yang Yuan, Wen Yang, Gao Yong. A novel active gate driver for improving switching performance of high-power SiC MOSFET modules[J]. IEEE Transa- ctions on Power Electronics, 2019, 34(8): 7775- 7787.

[25] 劉平, 李海鵬, 苗軼如, 等. 基于驅(qū)動電流動態(tài)調(diào)節(jié)的低過沖低損耗SiC MOSFET有源門極驅(qū)動[J]. 中國電機工程學(xué)報, 2020, 40(18): 5730-5742.

Liu Ping, Li Haipeng, Miao Yiru, et al. Low overshoot and low loss active gate driver for SiC MOSFET based on driving current dynamic regu- lation[J]. Proceedings of the CSEE, 2020, 40(18): 5730-5742.

[26] Acharya S, She Xu, Tao Fengfeng, et al. Active gate driver for SiC-MOSFET-based PV inverter with enhanced operating range[J]. IEEE Transactions on Industry Applications, 2019, 55(2): 1677-1689.

[27] Nayak P, Hatua K. Active gate driving technique for a 1200V SiC MOSFET to minimize detrimental effects of parasitic inductance in the converter layout[J]. IEEE Transactions on Industry Applications, 2018, 54(2): 1622-1633.

[28] Nayak P, Hatua K. Parasitic inductance and capacitance-assisted active gate driving technique to minimize switching loss of SiC MOSFET[J]. IEEE Transactions on Industrial Electronics, 2017, 64(10): 8288-8298.

[29] Chen Kainan, Zhao Zhengmin, Yuan Liqiang, et al. The impact of nonlinear junction capacitance on switching transient and its modeling for SiC MOSFET[J]. IEEE Transactions on Electron Devices, 2014, 62(2): 333-338.

[30] Zhao Shuang, Dearien A, Wu Yuheng. Adaptive multi-level active gate drivers for SiC power devices[J]. IEEE Transactions on Power Electronics, 2020, 35(2): 1882-1898.

[31] Zhao Shuang, Zhao Xingcheng, Dearien A, et al. An intelligent versatile model-based trajectory-optimized active gate driver for silicon carbide devices[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 429-441.

[32] Sukhatme Y, Miryala V, Ganesan P, et al. Digitally controlled gate current source-based active gate driver for silicon carbide MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2020, 67(12): 10121-10133.

[33] Camacho A, Sala V, Ghorbani H, et al. A novel active gate driver for improving SiC MOSFET switching trajectory[J]. IEEE Transactions on Industrial Elec- tronics, 2017, 64(11): 9032-9042.

[34] Riazmontazer H, Mazumder S. Optically switched- drive-based unified independent d/dand d/dcontrol for turn-off transition of power MOSFETs[J]. IEEE Transactions on Power Electronics, 2015, 30(4): 2338-2349.

[35] 黃華震, 仝涵, 王寧燕, 等. 考慮寄生振蕩的IGBT分段暫態(tài)模型對電磁干擾預(yù)測的影響分析[J]. 電工技術(shù)學(xué)報, 2021, 36(12): 2434-2445.

Huang Huazhen, Tong Han, Wang Ningyan, et al. Analysis of the influence of IGBT segmented transient model with parasitic oscillation on elec- tromagnetic interference prediction[J]. Transactions of China Electrotechnical Society, 2021, 36(12): 2434-2445.

[36] 凌亞濤, 趙爭鳴, 姬世奇. 基于主動?xùn)艠O驅(qū)動的IGBT開關(guān)特性自調(diào)節(jié)控制[J]. 電工技術(shù)學(xué)報, 2021, 36(12): 2482-2494.

Ling Yatao, Zhao Zhengming, Ji Shiqi. Self- regulating control of IGBT switching characteristics with active gate drive[J]. Transactions of China Electrotechnical Society, 2021, 36(12): 2482-2494.

[37] Duan Zhuolin, Fan Tao, Wen Xuhui, et al. Improved SiC power MOSFET model considering nonlinear junction capacitances[J]. IEEE Transactions on Power Electronics, 2018, 33(3): 2509-2517.

[38] Yamaguchi K, Katsura K, Yamada T, et al. Criteria for using antiparallel SiC SBDs with SiC MOSFETs for SiC-based inverters[J]. IEEE Transactions on Power Electronics, 2020, 35(1): 619-629.

[39] Chuang Haohsiang, Guo Weida, Lin Yuhsiang, et al. Signal/power integrity modeling of high-speed memory modules using chip-package-board coanalysis[J]. IEEE Transactions on Electromagnetic Compatibility, 2010, 52(2): 381-391.

[40] Hoi Lee, Mok P. Active-feedback frequency- compensation technique for low-power multistage amplifiers[J]. IEEE Journal of Solid-State Circuits, 2003, 38(3): 511-520.

Review of Active Gate Driver for SiC MOSFET with Switching Trajectory Optimization

（School of Electrical Engineering Southeast University Nanjing 210096 China）

With the popularization of SiC MOSFETs, the problems of overshoot, oscillation and electromagnetic interference in the switching transient process have attracted more and more attention. As a novel driver, active gate driver (AGD) is widely used in the switching trajectory optimization of SiC MOSFETs. First of all, this paper analyzes the working principle of the AGD circuit, and gives the influence of different driving parameters on the switching characteristics. Secondly, this paper focuses on the working mode of the threshold-trigger type AGD circuit. It summarizes the AGD circuit from the three aspects of transient positioning technology, logic processing architecture, and power amplification topology. The advantages and disadvantages of different technologies are evaluated, and the process of AGD circuit design is proposed. Finally, the development trend of AGD circuit for SiC MOSFET switch trajectory is discussed.

SiC MOSFET, active gate driver (AGD), switching trajectory, oscillation

10.19595/j.cnki.1000-6753.tces.210560

TM46

王 寧 男，1998年生，碩士研究生，研究方向為寬禁帶半導(dǎo)體器件電磁暫態(tài)建模及其主動控制策略。E-mail: 875313179@qq.com

張建忠 男，1970年生，研究員，博士生導(dǎo)師，主要研究領(lǐng)域為新能源發(fā)電和電力電子技術(shù)。E-mail: jiz@seu.edu.cn（通信作者）

2021-04-20

2021-07-08

國家自然科學(xué)基金重大資助項目（51991384）。

（編輯 陳 誠）