清華大學集成電路學院團隊首次實現亞1 nm柵極長度晶體管

2022年3月15日，記者從清華大學獲悉，該校集成電路學院教授任天令團隊在小尺寸晶體管研究方面取得重要進展。首次實現了具有亞1 nm柵極長度的晶體管，并具有良好的電學性能。2022年3月10日，相關成果以“具有亞1 nm柵極長度的垂直硫化鉬晶體管”為題在線發表在國際學術期刊《自然》上。

晶體管是芯片的核心元器件，更小的柵極尺寸可以使得芯片上集成更多的晶體管，并帶來性能的提升。Intel 公司創始人之一的戈登·摩爾（Gordon Moore）在1965提出：“集成電路芯片上可容納的晶體管數目，每隔18到24個月便會增加一倍，微處理器的性能提高一倍，或價格下降一半。”這在集成電路領域被稱為“摩爾定律”。過去幾十年晶體管的柵極尺寸在摩爾定律的推動下不斷微縮，然而近年來，隨著晶體管的物理尺寸進入納米尺度，造成電子遷移率降低、漏電流增大、靜態功耗增大等短溝道效應越來越嚴重，這使得新結構和新材料的開發迫在眉睫。

根據信息資源詞典系統（IRDS2021）報道，目前主流工業界晶體管的柵極尺寸在 12 nm 以上，如何促進晶體管關鍵尺寸的進一步微縮，引起了業界研究人員的廣泛關注。

學術界在極短柵長晶體管方面做出了探索。2012年，日本產業技術綜合研究所在國際電子器件大會報道了基于絕緣襯底上硅實現V形的平面無結型硅基晶體管，等效的物理柵長為3 nm。2016年，美國勞倫斯伯克利國家實驗室和斯坦福大學在《科學》期刊報道了基于金屬性碳納米管材料實現了物理柵長為1 nm的平面硫化鉬晶體管。

為進一步突破1 nm以下柵長晶體管的瓶頸，任天令研究團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優異的導電性能作為柵極，通過石墨烯側向電場來控制垂直的MoS2溝道的開關，從而實現等效的物理柵長為0.34 nm。

通過在石墨烯表面沉積金屬鋁并自然氧化的方式，完成了對石墨烯垂直方向電場的屏蔽。再使用原子層沉積的二氧化鉿作為柵極介質、化學氣相沉積的單層二維二硫化鉬薄膜作為溝道。

研究發現，由于單層二維二硫化鉬薄膜相較于體硅材料具有更大的有效電子質量和更低的介電常數，在超窄亞1 nm物理柵長控制下，晶體管能有效的開啟、關閉，其關態電流在pA量級，開關比可達105，亞閾值擺幅約117 mV/dec。大量、多組試驗測試數據結果也驗證了該結構下的大規模應用潛力。

此外，基于工藝計算機輔助設計的仿真結果進一步表明了石墨烯邊緣電場對垂直二硫化鉬溝道的有效調控，預測了在同時縮短溝道長度條件下，晶體管的電學性能情況。這項工作推動了摩爾定律進一步發展到亞1 nm級別，同時為二維薄膜在未來集成電路的應用提供了參考依據。

（來源：人民網）