22 nm低壓差線性穩壓器的設計

郭蘋蘋

（上海電力大學 電子與信息工程學院，上海 200090）

集成電路的核心器件特征尺寸越來越小，傳統體硅器件的短溝道效應變得越來越不可控，文獻[1]中提出，當工藝節點進入到28 nm后，全耗盡絕緣體上硅器件憑借其優越的柵極控制能力和較低的漏電流，成為了替代體硅器件的一種選擇。該器件為平面型晶體管結構，具有超薄頂層硅（SOI）和埋氧化層（BOX）結構，BOX的存在使FDSOI器件有了更多的優勢，主要包括4個方面：（1）襯底電容可忽略不計，因此可降低電源電壓，降低功耗；（2）沒有閂鎖效應（Latch-up），電路不需要特殊布局；（3）具有理想的器件隔離，器件布局更加緊密；（4）具有較低的漏電流，可降低功耗。

Global Foundries 22 nm FDSOI工藝是目前較先進的制造工藝，使用全耗盡絕緣體上硅器件，具有射頻、體偏壓和集成的優點，為減小電路尺寸，提高電路性能，設計一款22 nm高性能低壓差線性穩壓器是必要的；低壓差線性穩壓器以其功耗低、壓差低、面積小和成本低等特點，被廣泛用于各種電子設備中[2]。本文基于該先進工藝，設計了一款輸入電源電壓為1.8 V、輸出電壓為0.8 V、負載電流范圍為1μA～30 mA的可以為低壓低功耗模塊提供電源的低壓差線性穩壓器。

1 電路系統結構與原理

本次設計的LDO電路的原理如圖1所示。

圖1 LDO整體架構圖

LDO利用負反饋系統對輸出電壓進行實時控制，輸出穩定的直流電壓的電源模塊，主要由基準電路（Reference）、誤差放大器（EA）、功率器件（Pass Element）和反饋網絡構成[3]，實際工程中根據需求一般還會包括柵極驅動、頻率補償、過溫保護與過流保護等其他模塊[4]。

在LDO電路中，帶隙基準電壓源的作用是提供穩定的參考電壓，帶隙基準電壓源是將正溫度系數的電壓與負溫度系數的電壓以不同的權重相加得到零溫度系數的電壓[5]；誤差放大器將基準參考電壓VREF和反饋電壓VFB進行比較得到誤差信號，并將誤差信號放大后控制功率管的柵極電壓，改變流過功率管發電流大小，控制LDO輸出電壓的大小；采樣電阻比例的調整可實現不同的電壓輸出，一般采樣電阻的阻值都較大，可降低功耗；功率管決定LDO的驅動能力，同時用來調節輸出電壓的變化讓其維持在一個恒定不變的值[6]。

LDO上電完成后電路啟動，帶隙基準電壓源產生基準參考電壓VREF，反饋網絡通過采樣為誤差放大器提供反饋電壓VFB，VFB與采樣電阻R1和R2的關系如式（1）所示：

當VFB小于VREF時，通過環路控制作用，功率管的柵極電壓被拉低，使更多的電流流過負載，提高輸出電壓；當VFB大于VREF時，功率管的柵極電壓被抬高，限制流過負載的電流大小，降低輸出電壓；當VFB等于VREF時，反饋系統進入穩定狀態[7]，此時，輸出電壓不變。

2 LDO電路設計

2.1 誤差放大器

LDO電路中的誤差放大器采用兩級運放結構，相比于折疊運放、套筒運放，兩級運放的開環增益更高，功耗和噪聲較低[8]。如圖2所示，第一級為典型的電流鏡負載差分放大器結構，由NM0、NM1、NM2、PM0和PM1 5個管子構成，用來提供更高的增益，第二級采用NMOS輸入共源放大結構，由PM2、NM3構成，用于放大輸出擺幅[9]。

圖2 兩級運算放大器

第一級差分放大增益AV1：

式（2）中，gm1為NM1管子的跨導，rp1為PM1管子的輸出電阻，rN1為NM1管子的輸出電阻。

第二級共源級放大器的增益AV2：

式（3）中，gm3為NM3管子的跨導，rp2為PM2管子的輸出電阻，rN3為NM3管子的輸出電阻。

兩級運放的增益AV：

兩級運放的增益在低頻處可達60 dB以上。

2.2 功率管

PMOS功率管可以使功率級作為一個共源放大器結構，為LDO環路提供增益，同時，PMOS管漏源電壓VDS為LDO的壓差，當PMOS管處于飽和區時，很小的漏源電壓VDS就可以產生足夠的輸出電流[10]。若功率管采用NMOS管，NMOS管構成的是源級跟隨器結構，不能為LDO環路提供增益，LDO的壓差是NMOS管的柵源電壓VGS，LDO的壓差大于NMOS管的閾值電壓VTH才能輸出較大的電流，這個數值通常很大。所以本文采用PMOS管作為功率管。

最大負載電流、版圖面積，漏失電壓都影響功率管尺寸的大小，PMOS功率管尺寸的選擇不僅要滿足所需要的負載電流，而且要盡可能減小功率管的尺寸來減小版圖面積，同時可以減小功率管的寄生電容，使環路更容易穩定，功率管寬長比的計算公式為：

式（5）中，IOUT，MAX為輸出負載電流最大值，μPOW為載流子的遷移率，Cox為單位面積柵氧化層電容，Vdsat為過驅動電壓。

3 電路仿真

基于Global Foundries 22 nm FDSOI工藝完成LDO設計，在該工藝下，采用Cadence中的Spectre仿真工具對該電路的功能進行了仿真。

3.1 LDO負載調整率仿真

負載調整率是指當輸出負載電流變化時，LDO輸出電壓仍然能夠保持穩定的能力，負載調整率越小越好。負載調整率仿真波形圖如圖3所示，當輸出負載電流從1μA掃描到30 mA，LDO輸出電壓從800.62 mV變化到799.57 mV，變化了約1.1 mV，誤差很小，根據負載調整率的公式可以計算出該LDO的負載調整率：

圖3 LDO負載調整率仿真波形圖

3.2 LDO線性調整率仿真

線性調整率反應的是LDO的低頻電源增益，是描述當直流輸入電源電壓變化時，LDO是否能抑制這種變化仍然保持輸出電壓的穩定。在負載電流ILoad=20 mA，溫度為25℃的情況下進行仿真，仿真波形圖如圖4所示，從圖中可看出，當電源電壓從1.1 V變化到2 V時，LDO的輸出電壓變化范圍很小，約為1.7 mV，由此可計算出LDO的線性調整率：

圖4 LDO線性調整率仿真波形圖

3.3 LDO電源電壓抑制比（PSRR）特性仿真

電源電壓抑制比是描述輸出電壓隨電源電壓變化而變化的特性，電源電壓抑制比越高，表明該LDO的抑制紋波能力越強。仿真結果如圖5所示，頻率從1 Hz掃描到1 GHz，在頻率為10 Hz時，對應的PSRR為61.26 dB，在10 MHZ對應最低點，可達到51.47 dB，在高頻時PSRR會略有下降，這是因為高頻時運放對電路有抑制作用。

圖5 LDO電源電壓抑制比仿真波形圖

3.4 LDO環路穩定性仿真

LDO系統是一個負反饋系統，環路穩定性對于LDO是極其重要的，一般要求相位裕度要在60 dB以上。因此需對其穩定性進行仿真，在負載電流為30 mA的條件下，LDO的stb仿真波形如圖6所示;在負載電流1μA的條件下，仿真波形圖如圖7所示。

根據圖6和圖7的仿真結果，當負載電流為1μA時，LDO的低頻增益約為100 dB，相位裕度為86.31°，環路穩定；當負載電流為30 mA時，LDO的低頻增益約為69.68 dB，相位裕度為76°，環路穩定;隨著輸出負載電流的增大，相位裕度下降，低頻增益降低，在1μA~30 mA時，相位裕度在76°~86.31°，低頻增益在69.68~100 dB，因此，在1μA~30 mA時，環路都有足夠的低頻增益且都保持穩定。

圖6 負載電流30 mA時LDO穩定性仿真波形圖

圖7 負載電流1μA時LDO穩定性仿真波形圖

4 結論

本文基于Global Foundries 22 nm FDSOI先進工藝設計了一款22 nm的低壓差線性穩壓器，該LDO結構簡單，易于實現，性能良好，通過將傳統的五管運算放大器與共源放大器級聯組成了LDO的誤差放大器，該誤差放大器具有較高的增益且穩定性好，仿真結果表明：在溫度為25℃，輸入電源電壓為1.8 V，LDO電路穩定輸出電壓為800 mV，電路在1μA~30 mA都有較好的穩定性，并且在負載調整率、線性調整率和電源電壓抑制比方面都表現良好。