一種半導體芯片的設計方向研究

楊志偉

（吉林工業職業技術學院智能制造學院，吉林 吉林 132013）

1 引言

隨著半導體芯片的蓬勃發展，晶閘管芯片因其具備高阻斷電壓、大電流條件下工作、容量大和體積小等優點而在功率半導體器件中有著不可或缺的地位。

筆者認為，在這些優勢的基礎上，進一步提升晶閘管芯片觸發電流的能力及其動態特性，將成為其未來的發展的方向[1]。由于根本的解決方案主要取決于其芯片結構的設計，因此中心門級和多層的P/N 型半導體是當前最為有利的設計方案[2]。

2 晶閘管芯片的基本結構

圖1為晶閘管芯片的基本結構，其結構設計基礎主要為P/N/P/N。由于圖1主要為單向晶閘管芯片結構，因此其中A 代表陽極、K 代表陰極、G 代表門極；在雙向晶閘管芯片的情況下，G依然繼續代表門極，而與門極同一面的電極（包括陰極和陽極）則一般使用MT1 極來代表，另一面（也包括陰極和陽極）常使用MT2 極來代表。

圖1 晶閘管的基本結構

在了解晶閘管芯片相關參數的基礎上，能夠更加清晰地理解提升新型結構晶閘管芯片性能的機理，尤其是是門極的影響。晶閘管芯片的常用參數如表1所示，晶閘管芯片的其他測試參數如表2所示[3]。

表1 晶閘管芯片的常用參數

表2 晶閘管芯片的其他測試參數

為更清晰地描述該半導體芯片的導通原理，可將圖1所示的芯片結構看作是兩個互相作用的三級管的組合，由此衍生出如圖2所示的半導體導通原理。

假設電路處于穩定的阻斷狀態，電壓UA 實際上是降于集電極的勢壘區上。在外電路中，電流IA=IA0，在數量級上與集電極漏電流IC2 或門極電流IG0相當，并由其中較大值的來決定。

當t=0 時，合上開關S，門極電流以增量δIG突然增加。這樣晶體管T2 的基極電流就由起始值IB20=I*B20+IG（t﹤0）增加至IB20=I*B20+IG0+δIG（t=0）。此時，發射極J3 更正向偏置，更多的電子由此注入基區，并向集電極擴散，其中只有一部分在途中被復合掉，因此集電極電流增加。

受到電子渡越時間的限制，經過延遲時間tv2 后，陽極電流才開始增加。為了簡化作出如下假設，經過延遲時間后，集電極電流能夠準確地增加至新值，如此可得方程式（1）：

式中，β2—晶體管2 在共發射極回路的小信號電流放大系數。

同時，集電極電流IC2 即晶體管T1 的基極電流IB1 供給n 基區電子。當t=tv2 時，晶體管T1 的基極電流的增量為ΔIB1（tv2）=ΔIC2（tv2）=β2δIG。

類似于晶體管2，經過延遲時間tv1 后，集電極電流增量如方程式（2）所示：

式中，t1=tv1+tv2；β1—晶體管1 的小信號電流放大系數。

另外，當集電極電流IC1 流回晶體管2 的基區時，IC1=I*B2，t1=tv1+tv2，該電流在晶體管T2中又使基極電流有了新的增加，具體如方程式（3）所示：

方程式（3）表明：原始信號δIG 在兩個晶體管中依次被放大β2 和β1 倍后，又反饋回原基極。因此，沿著反饋回路總的放大系數（該反饋回路已在圖2中用虛線表示）為β12=β1β2。

開通（門極觸發）意味著陽極電流IA=IE1 趨于無限增加，這是以基極電流無限增加為前提的，一旦反饋信號稍大于或等于原始輸入信號ΔIG，基極電流就會無限增加。按照方程式（3），開通條件應如方程式（4）所示：

方程式（4）中，兩個晶體管的共發射極回路的小信號電流放大系數的乘積至少等于1。

將β=α/（1-α）帶入方程式（4），可得等價的開通條件如方程式（5）所示：

根據方程式（5），兩個晶體管在共基極回路中的小信號電流放大系數之和至少等于1[3]。

3 門極結構的設計方向

傳統晶閘管芯片主要使用條形門極和工字門極等[4]，而且門極數量單一并位于芯片的邊緣位置，該門極的設置彌補了由于陰極不均勻而導致觸發速度慢等相關問題。通過調整門極的位置、形狀、大小、數量以及不同組合等方式，使門極的分布更加多樣化并更具可控性。門極的調整在一定程度上可優化開關速度、通態壓降、擴展速度、di/dt 和開關損耗等相關參數，用以匹配不同產品的需求[3]。為進一步驗證中心門極的優勢，制備了如圖3的光刻版圖。

圖3 兩種不同結構的門極

從圖3（a）和圖3（b）的對比可以看出，中心門極更利于其觸發。一方面中心門極與發射極之間的觸發點更多，觸發更敏感；另一方面，在實際工藝中，由于光刻的輕微偏差都會導致觸發電流的波動，而從圖3（b）中可以看出中心門極的觸發極位于中心位置，因此對于光刻誤差的影響會大幅度降低。

盡管中心門極在理論上具有優勢，但在實際生產中能否得到與理論對等的結果還需要進一步試驗驗證的。為此，2021年吉林華微電子股份有限公司的研發團隊就該設想進行了驗證，并發表相關專利進行理論論證和技術保護[5]。根據相關專利可以獲取中心門級在使用上的明顯性能優勢。

傳統的晶閘管芯片技術往往局限于單一門極和固定位置。為進一步提升晶閘管性能，如圖4所示設計了不同的芯片結構。

圖4 不同設計的芯片結構

圖4中固定在邊緣位置的門極普遍觸發較為不均勻，固定在中心位置則會增加引線過程中的成本需求，而引入偏心和多重門極就可以同時解決邊緣門極的不均勻和中心門極的引線成本。引入環形門極利于提升雙向晶閘管芯片的開關速度，并與其他門極配合起到共同放大門極的效果。不同配合方式的門極不僅能夠起到提升性能和產品質量的作用，還能夠匹配實際生產中的相關需求并彌補局限性。因此，未來門極的結構將向著更廣泛的設計層面發展，并根據實際情況在不同應用領域通過調整不同的觸發極狀態來實現其觸發效率的最大程度提升。

4 多層半導體結構分析

根據晶閘管芯片基礎原理可知，隨著PNN+結構中電壓的不斷升高，空間電荷區的展寬在到達N+層后，由于N+層雜質濃度較高，空間電荷區的展寬變得很小。當結區最大電場強度持續增強后，待到達雪崩電場強度時，反向電流將會急劇增加。據此可得，增加了N+層可在一定程度上提高晶閘管的耐壓能力[6]。同理，在晶閘管芯片的各摻雜硅區域形成一定的濃度差也會使芯片的耐壓和穩定性得到一定程度地提升，而工藝上不同元素摻雜硅的擴散推結速率也是這樣。基于實際的工藝情況，不同結深同時配合不同元素也更加利于控制生產與整體工藝的穩定性[7]。為更明確展示多層半導體結構的設計方案，設計了如圖5所示的晶閘管芯片多層半導體結構示意圖。

圖5 晶閘管芯片多層半導體結構示意圖

從圖5中可以看出，多層半導體主要定義為某P/N 型半導體內部結構。該P/N 型半導體內部形成不同的半導體層，每個半導體層具備獨特的半導體摻雜濃度或者不同的摻雜元素。基于此，可在一定程度上提高晶閘管芯片的動態參數[8]。具體工藝形式：首先，進行低濃度深結擴散，即注入低濃度P 或N 型摻雜物質；其次，進行高溫長時間推結；然后，進行高一級濃度的注入后繼續推結；最后，依次進行相關工藝，以獲取多層次的半導體結構。

為此，筆者所在研究團隊先同時制備了常規的單層半導體結構與優化的多層半導體設計結構，再在調試出相同靜態參數的情況下，通過同一封裝公司、同樣的封裝外形，取回后進行相應的動態參數測試。經過測試發現：單層結構與多層結構除溫升較為接近外，多層結構的其他參數有著明顯的優勢。特別是晶閘管中的重要動態參數，如多層結構在斷態電壓臨界上升率（dv/dt）方面有著特別明顯的優勢，幾乎是接近單層結構的二倍，這對于未來漏保產品的研究有著重要的參考價值[9-10]。

當前的常規單層晶閘管芯片一般會增加一層高濃度P 型摻雜層，主要原因是當半導體與金屬接觸時，通常會形成勢壘層，但是當半導體摻雜濃度很高時，電子則可憑借隧道效應穿過勢壘，從而形成低阻值的歐姆接觸[8，10]。歐姆接觸對于半導體器件非常重要，形成良好的歐姆接觸有利于電流的輸入和輸出。P 型摻雜硅的濃度如果較高會導致電壓低的問題，且P 型摻雜硅的導電性本身較差，因此需要在P 型摻雜區表面與引線孔接觸一側形成高濃度摻雜。在實際工藝中，高濃度P 型摻雜硅影響N 型摻雜硅濃度，同時高濃度P 型摻雜硅由于導電性較好，容易造成表面短路現象，就會影響晶閘管芯片的門極觸發，從而造成觸發電流增加的現象，因而不利于小觸發晶閘管芯片的研發[11]。為此，需要有針對性地重新規劃表面高濃度P 型摻雜硅，在相同工藝情況下，針對P 型摻雜硅進行有規律的光刻可以避免高濃度的P 型摻雜硅摻雜到陰極區、門極與發射極隔離區的區域，這也在最大程度上提升了晶閘管芯片的觸發性能[11]。

4 結語

目前，晶閘管芯片的設計方向更加多元化，具體表現在門極多樣化、多層半導體和P 型摻雜硅的圖形化，而且隨著人們對功率半導體的重視和投資加大，不僅相關科研水平穩步提升，相關領域人才需求也在逐步增加，因此為了使晶閘管芯片研發步入世界前列，對于晶閘管芯片的相關設計與優化仍然持續進行。