基于多電源域和自適應調壓的SoC低功耗研究

陳道品，武利會，羅春風，何子蘭，陳超雄

(廣東電網有限責任公司佛山供電局，廣東 佛山 528000)

現階段集成電路在我國電力領域應用范圍越來越廣泛，由此對集成電路的工藝要求也越來越高。研發尺寸精細、效率穩定的集成電路成為當前電力工作的主要目標。但是天線效應不穩定、電源網路缺失、時序收斂率低下等問題，都會對集成電路的工藝研發造成一定的影響，其中功耗效率等問題最為重要[1]。隨著互聯網的高速發展，大型3D互動游戲逐漸被大眾所熟知，由于畫面的精美讓更多玩家沉浸其中。滿足大眾游戲欲望的同時對于物聯網設備功耗的要求也隨之提高[2]。在實際應用過程中，芯片可以封裝更多的電路，增加芯片每單位面積容量，就可以有效降低成本和增加功能。但是芯片極其容易受到外界因素的影響而導致自身功能無法發揮。當工藝條件不同、電壓不穩定、溫度差別較大的時候，芯片會產生不同程度的老化現象。為了保證芯片的正常工作，可以對芯片的設計進行優化升級，給芯片留存一定的安全裕量，確保其穩定工作，可以有效提升芯片的工作能力，但是會造成一定的資源浪費。為了有效解決功耗過大和芯片資源浪費等問題，學術界和工業界都對此作出了不同程度的研究分析，以此提高芯片的資源利用率[3-4]。而在系統級和行為級層次上的各個層級把控也具有降低功耗的作用，利用各種動態電源技術、電壓調節能力、適應度控制技術降低電源功耗，提升節能能力。……