適用于TEM 原位表征的雙溫區(qū)密封腔芯片研制?

謝 君，李嘉嘉，盧子煜，朱炯昊，賀龍兵，孫立濤

(東南大學(xué)電子科學(xué)與工程學(xué)院，江蘇 南京 210096)

1 原位電子顯微技術(shù)

透射電子顯微鏡(Transmission Electron Microscope，TEM)是表征分析低維材料結(jié)構(gòu)和物性的重要工具，已在多個學(xué)科領(lǐng)域得到廣泛應(yīng)用。借助于球差矯正和色差矯正等技術(shù)，TEM 可實現(xiàn)原子級空間分辨率。再結(jié)合先進的能譜技術(shù)，可實現(xiàn)認知材料晶體結(jié)構(gòu)、形貌、元素分布與其物性、功能之間的本征關(guān)聯(lián)。

近年來，隨著TEM 技術(shù)的發(fā)展，研究人員已不再滿足于對材料結(jié)構(gòu)的靜態(tài)表征，如何在TEM 中觀察材料在使役條件下的動態(tài)演化已成為重要的技術(shù)發(fā)展方向。在該趨勢下，基于TEM 的原位表征技術(shù)得到了快速的發(fā)展和應(yīng)用。當(dāng)前，研究人員已成功在TEM 中引入力[1]、熱[2]、光[3]、電[4]等物理場激勵，實現(xiàn)了在這些場激勵條件下原位觀察材料的結(jié)構(gòu)、物性演化動態(tài)過程。這極大深化了研究人員對材料功能物性的認知，拓展了TEM 的功能和應(yīng)用領(lǐng)域。雖然原位TEM 技術(shù)正處于高速發(fā)展階段，但由于其腔體通常要工作在高真空環(huán)境下，因此在涉及氣氛反應(yīng)的原位技術(shù)領(lǐng)域一直面臨挑戰(zhàn)。如何在TEM 中構(gòu)建常壓/高壓氣氛環(huán)境一直沒有得到很好的解決。當(dāng)前技術(shù)條件下，在TEM 中實現(xiàn)氣體引入的方法有兩類:一類是設(shè)計可搭配樣品桿使用的芯片[5]，另一類是在TEM 的腔體中構(gòu)建特殊氣體差分腔結(jié)構(gòu)，例如環(huán)境透射電鏡(Environmental Transmission Electron Microscope，ETEM)[6]。ETEM 的優(yōu)點是可實現(xiàn)高分辨，但其造價昂貴，能實現(xiàn)的氣壓也非常有限。通過芯片實現(xiàn)氣氛引入的代表技術(shù)有Protochips 和DENSsolutions，其主要通過外部復(fù)雜管道向芯片內(nèi)部引入氣體，總體來說結(jié)構(gòu)復(fù)雜、成本昂貴，使用上也有較高要求。因此，原位TEM 技術(shù)在氣氛反應(yīng)領(lǐng)域仍不夠成熟。因此，探索研制一種使用方便、成本低廉、適用氣壓范圍寬泛的原位芯片對于發(fā)展原位TEM 技術(shù)具有重要意義。

2 氣相生長沉積

化學(xué)氣相沉積(Chemical Vapor Deposition，CVD)是生長制備低維納米材料的重要方法，其機理是通過引入前驅(qū)氣體源進入反應(yīng)區(qū)，在催化劑輔助下發(fā)生分解和沉積生長，從而獲得功能材料[7]。前驅(qū)反應(yīng)源可以是直接引入氣體，也可以是通過固體蒸發(fā)產(chǎn)生氣體。反應(yīng)生長機制通常有氣－液－固反應(yīng)機制和氣－固－固反應(yīng)機制兩類。不同材料體系的制備生長機制和所獲得的結(jié)構(gòu)、性質(zhì)常常存在一定的關(guān)聯(lián)性。然而，傳統(tǒng)CVD 制備生長過程通常是“黑盒”式的，即生長過程無法直接觀察，只能通過獲得的材料形貌結(jié)構(gòu)來反推生長機制和決定因素，這不利于認知反應(yīng)條件、催化劑形態(tài)等因素對所生成材料結(jié)構(gòu)和物性的影響機制[8]，不利于實現(xiàn)材料形貌調(diào)控和性能優(yōu)化。因此，要從根源解決上述問題，實現(xiàn)對CVD 生長動態(tài)過程的直接觀察并實時調(diào)控是技術(shù)關(guān)鍵。這其中的一條可行路徑就是在TEM 中構(gòu)建微反應(yīng)區(qū)來模仿CVD 生長過程并實現(xiàn)原位表征。相比較造價昂貴的ETEM 技術(shù)[9]，通過設(shè)計制造功能芯片來實現(xiàn)反應(yīng)環(huán)境是一種成本低廉、適應(yīng)性廣的備選技術(shù)。尤其是結(jié)合成熟的微加工技術(shù)，在芯片功能設(shè)計上集成多場耦合，有希望在TEM 中實現(xiàn)復(fù)雜的CVD 生長環(huán)境，從根源上認知材料的生長調(diào)控機制，最終實現(xiàn)材料的按需構(gòu)筑。

3 芯片設(shè)計與仿真

3.1 結(jié)構(gòu)設(shè)計

模擬CVD 生長環(huán)境的關(guān)鍵是實現(xiàn)溫度控制和在芯片中產(chǎn)生前驅(qū)氣源。為了簡化設(shè)計并便于使用，本文設(shè)計方案采用固體源加熱蒸發(fā)/升華的方式來提供反應(yīng)氣體源。該方案要求芯片中有兩個獨立可控加熱區(qū)，分別用于固體源的加熱蒸發(fā)/升華和反應(yīng)生長。由于TEM 腔體在正常工作中需要保持較高的真空度(10－4Pa～10－5Pa)，而CVD 生長通常需要一定的氣壓環(huán)境(百帕～大氣壓)，因此直接裸露蒸發(fā)難以在TEM 腔體中構(gòu)建反應(yīng)需要的氣壓條件，無法實現(xiàn)生長條件，因此芯片設(shè)計中需要考慮構(gòu)建密封腔體，把蒸發(fā)和生長都約束在芯片中。另外，由于蒸發(fā)/升華出來的物質(zhì)有可能會引起TEM 腔體污染，因此芯片設(shè)計中也需要考慮密封后的耐壓能力和可靠性等問題。此外，由于TEM 表征是通過高能電子束穿透樣品后進行成像，因此還需要在芯片中的加熱蒸發(fā)/升華區(qū)、生長區(qū)保留觀察窗口。

綜合以上要求，本文采用了電子透過率較高的氮化硅作為密閉腔的上下層薄膜，同時考慮盡量縮小兩層薄膜間的夾層厚度來減小成像分辨率損失。由于低應(yīng)力氮化硅不僅具有較好的電子透過性，還具有韌性好、致密性高等特點，因此氮化硅薄膜也是液體腔芯片[10]常用的窗口層材料。此外，為了減少薄膜對電子束成像的影響，窗口區(qū)域氮化硅薄膜需盡量薄，通常在100 nm 以下。

圖1 所示的是本文設(shè)計芯片的功能示意圖。為了讓本文設(shè)計的芯片與商業(yè)TEM 樣品桿兼容，所設(shè)計的芯片尺寸為4 mm×4.5 mm，采用四個引出電極與樣品桿端四個探針相連，從而實現(xiàn)外部電路加載和功能控制。針對芯片中的加熱結(jié)構(gòu)單元，通常有微型金屬線圈和半導(dǎo)體摻雜兩種方案。考慮到離子摻雜相對復(fù)雜，并且可能會對窗口區(qū)域氮化硅薄膜造成應(yīng)力損傷，本文設(shè)計方案采用了金屬微線圈作為加熱結(jié)構(gòu)。加熱線圈和電極方案如圖2 左圖所示。其中兩側(cè)為與樣品桿探針連接的四個接觸電極，分為兩組，分別為中間區(qū)域的兩個加熱線圈連接供電。芯片上的“凹”型金屬繞線為加熱電阻，中間“中”字型區(qū)域不與電極接觸，其中方形區(qū)域是留出的觀察窗區(qū)域，兩翼的橫條用于薄膜區(qū)域釋放后的支撐。此外，借助于金屬的熱電阻效應(yīng)，芯片在加熱過程中可通過電阻測量來標(biāo)定實時加熱溫度。由于芯片制作在硅片上，因此在觀察窗口區(qū)，還需要對底板硅片進行鏤空處理。為了實現(xiàn)微反應(yīng)腔的密封，需要對應(yīng)制作一個蓋板并且對蓋板觀察窗區(qū)域進行鏤空。最終，通過鏤空后的底板、蓋板進行對準(zhǔn)封裝，從而形成微腔結(jié)構(gòu)，封裝后的整體示意圖如圖2右圖所示。

圖1 芯片功能設(shè)計結(jié)構(gòu)示意圖

圖2 芯片整體結(jié)構(gòu)示意圖

3.2 熱學(xué)仿真

考慮到組裝后的蓋板和底板上下結(jié)構(gòu)對稱，所以熱學(xué)仿真可簡化為對底板單獨仿真。本文采用的是基于有限元的仿真工具COMSOL 軟件。首先依據(jù)芯片結(jié)構(gòu)參數(shù)在軟件中構(gòu)建幾何模型——基板厚度為200 μm，平面尺寸為4 mm×4 mm，加熱線圈區(qū)域為四棱臺型鏤空，基板上氮化硅薄膜厚度為50 nm，金電極厚度為100 nm。考慮到芯片在樣品桿和TEM 中的實際工作環(huán)境，模型將芯片左右兩側(cè)的邊界設(shè)置為常溫293 K，其余邊界均為熱絕緣，采用物理場控制網(wǎng)格進行仿真。

根據(jù)常用的CVD 反應(yīng)條件，將兩個加熱區(qū)域電極的溫度設(shè)定為893 K 和693 K 進行仿真。圖3對比了僅設(shè)定一個區(qū)域為893 K 和分別設(shè)定893 K 和693 K 兩個區(qū)域時最終穩(wěn)態(tài)下的溫度分布，可以看到僅一個加熱線圈工作時溫度隨距離下降較快，只有第二個加熱線圈加熱才能分別控制兩個不同目標(biāo)溫度。因此，在實際使用時，可根據(jù)生長條件分別獨立設(shè)定兩個區(qū)域的加熱溫度。得益于中間觀察窗口的薄膜結(jié)構(gòu)，實際加熱的區(qū)域相對較小且主要集中于薄膜窗口區(qū)。因而線圈加熱所需的功率相對較小，這也減小了微線圈在工作狀態(tài)所需承載的電流負載。此外，為了獲得均勻一致的生長環(huán)境，芯片中的兩個加熱區(qū)(即高溫區(qū)和低溫區(qū))之間的溫度梯度也需要盡可能保持一致。我們對仿真結(jié)構(gòu)中的溫度分布沿著窗口區(qū)域左邊界、右邊界及中線拉三條溫度分布線進行了分析，如圖4 所示，結(jié)果表面芯片窗口區(qū)域在y軸方向上的溫度從高溫區(qū)遞減，相對均勻，基本上符合了使用要求。

圖3 芯片負載條件下的熱學(xué)溫度分布仿真

圖4 窗口區(qū)域兩個溫區(qū)的溫度梯度分布

4 加工制造與測試

本文通過硅基微加工技術(shù)對芯片結(jié)構(gòu)進行了流片制造。底板部分采用了圖5 左圖所示的工藝流程，圖6 為光刻環(huán)節(jié)所使用的光刻版。工藝中采用了2 英寸、200 μm 厚、晶向為<100>的硅片。主要工藝步驟如下:①采用低壓化學(xué)氣相沉積工藝在硅片正反兩面生長氮化硅薄膜；②通過光刻圖形化首先暴露出需要濕法腐蝕的區(qū)域，而后使用反應(yīng)離子刻蝕(Reactive Ion Etching，RIE)去除該區(qū)域的氮化硅薄膜打開濕法腐蝕窗口，隨后去除光刻膠；③在打開濕法腐蝕窗口的同時在左右兩邊刻蝕出對準(zhǔn)標(biāo)記圖形，用于后續(xù)硅片正反面圖形的對準(zhǔn)，同時，在硅片中每個芯片單元的邊界處刻蝕出100 μm 寬的線條作為劃片槽；④在硅片正面使用金屬剝離(Liftoff)工藝制作金屬電極——首先通過光刻制作出電極圖形，然后使用電子束蒸發(fā)工藝沉積金屬電極，將沉積好金屬的硅片浸泡于丙酮或者N－甲基吡咯烷酮溶液進行去膠與金屬剝離，從而完成電極加工制作；⑤使用氫氧化鉀溶液對硅片進行濕法腐蝕，釋放窗口處的薄膜，所預(yù)留的劃片槽在各向異性濕法腐蝕后形成“V”型深槽，硅片清洗后在溝槽處施加壓力即可準(zhǔn)確將單個芯片單元裂片分割而得到分立芯片。

圖5 芯片底板、蓋板加工制作的工藝流程

圖6 制作芯片底板、蓋板所使用的光刻版圖形

蓋板芯片制備與底板芯片工藝流程相似，由于沒有電極結(jié)構(gòu)，因而沒有Lift-off 工藝步驟。制作蓋板所使用的光刻板和工藝流程如圖5 右圖所示。蓋板和底板芯片制作、清洗、分割之后需要進行對準(zhǔn)封裝。由于窗口尺寸在百微米級，因而封裝需要在顯微鏡下進行對準(zhǔn)操作。當(dāng)前采用的封裝方法為:①將底板固定于帶有顯微鏡的封裝載臺上，②使用PDMS 薄膜將蓋板吸附在透明玻璃片上并將其固定于精密三軸移動平臺上，③在顯微鏡下調(diào)整蓋板與底板對準(zhǔn)后進行下壓實現(xiàn)硬接觸，④使用環(huán)氧樹脂膠在芯片四周進行涂膠封粘。

4.1 氮化硅薄膜沉積

芯片窗口區(qū)的覆膜作為TEM 成像的電子束穿透窗口層和密封層，其薄膜厚度和質(zhì)量至關(guān)重要。在TEM 表征中，用于承載樣品的襯底支撐膜通常使用方華膜和超薄碳膜，雖然這類薄膜具有較好的電子穿透性和柔韌性，但其制作工藝和微加工工藝兼容性較差，因此在本文方案中沒有采用這類薄膜，而采用了氧化物或氮化物薄膜作為窗口薄膜。同時考慮到在TEM 中使用的芯片面臨較大的內(nèi)外壓差(芯片反應(yīng)腔中是高氣壓，芯片所在的TEM 腔體是高真空)，因而所采用的窗口薄膜還需要有較好的強度和韌性。目前在MEMS 工藝中使用較為廣泛的氮化硅薄膜沉積方法主要有等離子體增強化學(xué)氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)和低壓化學(xué)氣相沉積(Low Pressure Chemical Vapor Deposition，LPCVD)。PECVD 的優(yōu)勢在于工藝過程溫度較低、臺階覆蓋率較好、使用較為靈活[11]。但是由于等離子體反應(yīng)復(fù)雜，該方法制造的薄膜會帶有雜質(zhì)，而且缺陷較多，所沉積的氮化硅原子比通常也是非化學(xué)計量比的，這影響薄膜的致密性和韌性。相對地，雖然LPCVD 有反應(yīng)溫度較高的特點，但是由于氮化硅薄膜的沉積處于芯片加工制造工藝流程中的第一步，所以不會對后續(xù)工藝和結(jié)構(gòu)造成影響。而且LPCVD制備的氮化硅薄膜致密性好、缺陷較少[12]，同時可以做到較低的應(yīng)力、良好的機械性能和介電性能，因而更符合本文芯片的設(shè)計需求。因此，本方案選用LPCVD 工藝在硅襯底兩面生長沉積氮化硅薄膜，薄膜的厚度設(shè)定為50 nm。

4.2 金屬電極制作

芯片底板中的金屬電極主要通過Lift-off 工藝來實現(xiàn)。不同于先沉積再光刻、刻蝕的方法，Liftoff 工藝先進行光刻，然后沉積金屬，最后通過溶劑去除非目標(biāo)區(qū)域的光刻膠并帶走多余的金屬。這樣不僅能夠簡化步驟、避免金屬刻蝕帶來的損傷問題，還具備更高的精度[13]。該步驟中光刻使用AZ5214 正負可變型光刻膠，它通過熱烘可以實現(xiàn)正負型反轉(zhuǎn)，并且在Lift-off 工藝中的可靠性已經(jīng)得到了驗證[14－15]，較為成熟。本芯片采用MEMS工藝中常用的金作為電極材料，由于金和氮化硅薄膜間的粘附性較差，一般采用鉻作為中間粘附層，提高電極的粘附性。金薄膜沉積采用了電子束蒸發(fā)工藝，該工藝可以通過調(diào)控設(shè)備的電子束束流控制沉積速率，能夠較為精確地控制薄膜生長厚度，不會對基片造成損傷而且能夠得到質(zhì)量較高的金屬薄膜。本文采用的具體工藝和參數(shù)包括:首先在底板上沉積8 nm 厚的鉻粘附層，然后再沉積120 nm 厚的金薄膜，其中加熱線圈的線寬為6 μm。金電極沉積完后，底板浸泡于丙酮或N－甲基吡咯烷酮中進行Lift-off 剝離，光刻膠全部溶解過程帶走電極結(jié)構(gòu)以外的多余金屬薄膜。

4.3 窗口薄膜釋放

窗口薄膜釋放主要采用深硅刻蝕工藝。深硅刻蝕的方法主要有干法和濕法兩類，干法為深反應(yīng)離子刻蝕，濕法為使用溶液腐蝕。濕法腐蝕又可以分為各向異性腐蝕和各向同性腐蝕。深反應(yīng)離子刻蝕一般使用氧化硅、光刻膠或者金屬作為掩膜，主要用于MEMS 器件中高深寬比的陡直深槽[16]。但是深反應(yīng)離子刻蝕對硅和氮化硅的選擇性較差，因此本文選用氫氧化鉀溶液進行濕法腐蝕。氫氧化鉀溶液對單晶硅的腐蝕是各向異性的，在?111?方向上的腐蝕速率遠小于?100?和?110?方向[17]。因此使用(100)的硅片進行腐蝕后會形成一定的角度，這使得芯片在TEM 中使用時，傾斜一定角度依然可以實現(xiàn)無遮擋觀察，配合可傾轉(zhuǎn)樣品桿可以更加靈活地使用。此外，氫氧化鉀溶液對于硅和氮化硅的選擇比很高，因此對于實驗中設(shè)計的50 nm 薄膜損傷較少。

本文采用質(zhì)量分?jǐn)?shù)為33%的氫氧化鉀溶液，溶液溫度保持83 ℃，腐蝕約4 h。在濕法腐蝕的步驟中，線寬較小的金電極有一定概率從薄膜表面脫落，這可能是氫氧化鉀溶液的滲透腐蝕導(dǎo)致的。后續(xù)實驗通過使用聚四氟乙烯夾具將硅片電極一側(cè)貼靠在夾具上，減少與溶液接觸，電極脫落現(xiàn)象得到抑制，芯片良品率得到極大提高。

4.4 芯片應(yīng)用測試

4.4.1 氣密性測試

由于本文所設(shè)計制造的芯片需要工作在TEM的高真空腔體中，所以芯片需要具備較好的氣密性，防止其中氣體泄露對TEM 設(shè)備造成污染和損壞。本文采用液體檢漏法對封裝后的芯片進行測試。在負壓環(huán)境中，如果芯片氣密性較差，隨著時間推移，封在芯片微腔中的液體會在逐步泄露損耗，反之，如果芯片密封性較好，液體則會保留在芯片微腔中。將封裝有液滴的芯片置于真空探針臺的腔體中進行抽真空，在腔內(nèi)壓強達到10－4mbar 量級后保持2 h，隨后充入大氣恢復(fù)常壓，取出芯片后使用顯微鏡進行觀察。

如圖7 所示，對比前后窗口處的狀態(tài)，芯片中的液體并未明顯泄露，因此芯片氣密性較好而且窗口薄膜具備較高的耐壓可靠性。

圖7 芯片窗口狀態(tài)

4.4.2 TEM 表征應(yīng)用測試

由于樣品封在芯片微腔中，芯片上下觀察窗口的兩層氮化硅薄膜以及腔內(nèi)的氣體層會對TEM 成像分辨率造成影響，因此需要對芯片在TEM 中使用能達到的分辨率進行測試。為了提升芯片的可用性，理想情況是通過TEM 成像能夠看到芯片內(nèi)樣品的高分辨率晶格相。本文采用鈦酸鉛納米線樣品進行測試。首先把樣品分散液滴在底板芯片窗口區(qū)域，待樣品風(fēng)干后對沾底板、蓋板進行封裝，隨后把封裝后的芯片裝載在Protochips 公司的樣品桿上，如圖8 所示。最后，將樣品桿裝配到TEM 中并進行電子束成像觀察。從TEM 成像圖片(圖8)可以看出，在高倍數(shù)下，鈦酸鉛納米線以及附近的納米顆粒可以清晰成像，樣品的晶格條紋也可以觀察到。因此，本文所設(shè)計、制造的芯片可以滿足原位實驗的成像需求。

圖8 裝載原位芯品的樣品桿(上)和鈦酸鉛納米樣品成像(下)

4.4.3 芯片加熱測試

電熱學(xué)測試均采用窗口規(guī)格為50 μm×150 μm的芯片。由于金屬電阻的電阻率會隨著溫度的升高而增大并且在一定溫度范圍內(nèi)近似呈線性，因此金屬熱電阻效應(yīng)常被用于中高溫區(qū)間的溫度測量。有研究表明，100 nm 以上的金薄膜受尺寸效應(yīng)影響較小，因此本文采取文獻中100 nm 金薄膜的電阻溫度系數(shù)3.23×10－3℃－1進行計算分析[18]。通過探針臺測量，芯片中金屬線圈在常溫下的電阻為69 Ω。金薄膜電阻溫度系數(shù)方程如式(1)所示。

式中:R為電阻，ΔR為電阻變化量，ΔT為溫度變化量，m為電阻溫度系數(shù)，這里取m＝3.23×10－3℃－1。在探針臺中對芯片進行加電測試，從0.8 V 至1.6 V每隔0.2 V，分別加電60 s，測量電阻數(shù)值，根據(jù)式(1)計算可得到各個電壓下對應(yīng)的溫度變化，如表1 所示。

表1

對于實驗中溫度測試，本文選用具有特征變化的納米樣品作為溫標(biāo)進行檢驗。有研究結(jié)果表明，碲納米線在300 ℃左右開始發(fā)生顯著升華[19]。因此，為了驗證芯片加熱效果，本文把碲納米線封于芯片微腔中，對芯片進行加電負載并表征樣品結(jié)構(gòu)變化。對封有碲納米線樣品的芯片在1.6 V 的電壓下保持600 s，通過掃描電鏡(Scanning Electron Microscopy，SEM)分別表征前后碲納米線樣品變化。如圖9所示，芯片加熱區(qū)的納米線全部發(fā)生升華，這表明，芯片能夠?qū)悠愤M行可控加熱，并且在加熱負載下芯片電極結(jié)構(gòu)、窗口能夠保持完好。

圖9 芯片通電自熱前后

5 總結(jié)

基于微納加工技術(shù)，研制了一種適用于TEM 原位表征的雙溫區(qū)密封腔芯片，可模擬低維材料CVD生長環(huán)境，為在TEM 中原位表征材料生長過程和結(jié)構(gòu)動態(tài)演化提供條件。通過有限元仿真工具對所研制的芯片進行了熱學(xué)性質(zhì)仿真，得到了其工作狀態(tài)下的溫度分布特性。同時，還對通過微加工制造得到的芯片進行了封裝氣密性測試，并將芯片裝配到TEM樣品桿中進行了應(yīng)用測試。試驗結(jié)果表明，所研制的芯片可實現(xiàn)可控加熱和TEM 原位成像表征，可用于在TEM 中研究材料的CVD 生長過程，達到了設(shè)計目標(biāo)。此外，所研制的芯片可以提供更寬的反應(yīng)氣壓環(huán)境，能有效擴展原位TEM 技術(shù)的應(yīng)用場景。