基于嵌入式Linux 操作系統的電纜故障測距系統研究

蔣志煬， 白曉斌

（國網陜西省電力公司寶雞供電公司，寶雞721004）

0 引 言

由于外力損傷、絕緣受潮老化或化學腐蝕等原因導致的各種故障，隨著電纜的運行會不斷出現［1］。 隨著電力電纜敷設數量和種類的增加，運行負荷和時間的增長，電力電纜故障發生頻率越來越高［2］。 由于電纜芯線由多層保護材料包裹，而且在電纜敷設時，一般直接埋入地下或放置于電纜溝中，電力電纜一旦發生故障，尋找故障點位置變得十分困難［3］。 因此，在電力電纜故障發生后，如何快速準確地進行電纜故障位置測距，并進行電纜故障修復，對保證電力系統的可靠性和穩定性，減小由電纜故障帶來的損失具有重要意義。

電力電纜故障發生后會導致電纜的阻抗特性發生改變，引起電纜阻抗的不連續。 由傳輸線時域反射原理可知，電磁波信號傳輸時，遇到阻抗突變或不連續處會發生反射［4］。 電力電纜作為傳輸線的一種，可以通過信號發生裝置向已經發生故障的被測電纜注入脈沖電波信號，使用信號檢測裝置采集入射和反射脈沖信號，而后根據儀器檢測所得到的兩者之間的時間差，結合電纜中電磁波傳播速率，即可計算出阻抗不匹配位置距離脈沖注入點的長度，由此實現電纜特性突變點的測距。 這種方法可以實現迅速無損的電纜故障測距，同時也可以利用電磁波信號波形的時頻域信息實現簡單有效的故障類型分析，為故障電纜的快速維修提供幫助。

1 電纜脈沖時域反射

電磁波在傳輸線上發生反射的現象是最基本的物理現象。 在傳輸線路徑中進行傳輸的信號，若其感受到阻抗發生變化或不連續，便會發生反射。 被反射的部分信號將向反方向傳播，而透射的部分將繼續向前傳播［3］。

傳輸線中阻抗突變點產生反射如圖1 所示，Z1為線路1 的阻抗，Z2為線路2 的阻抗，兩條線路的相接處為J，入射信號在傳輸到J 處時，感受到阻抗的變化，將在此處發生反射，反射信號的信號量由阻抗突變點的變化量決定，可以使用反射系數ρ和傳輸系數τ進行表示。

圖1 傳輸線中阻抗突變點產生反射

反射系數ρ是反射信號電壓幅值（U反射）和入射信號電壓幅值（U入射）的比值：

類似地，傳輸系數τ定義為傳輸信號的電壓幅值（U傳輸）與入射信號電壓幅值（U入射）之比，其與反射系數ρ之間的關系如式（2）所示：

由式（1）可知：傳輸線存在以下3 種特殊情況。以圖1 為例，若線路1 末端為開路，不連接線路2，即線路2 阻抗Z2＝∞，計算出反射系數為1，意味著信號在界面J 處產生與入射信號具有相同極性和大小的反射信號返回到入射端。 第二種情況為線路1末端短路，及線路2 阻抗Z2＝-1，計算出反射系數為零，意味著信號在界面J 處產生與入射信號極性相反但大小相同的反射信號。 第三種特殊情況為線路1 與線路2 阻抗匹配，即Z1＝Z2，此時反射系數為零，信號將不會在J 界面處產生反射。

結合傳輸線反射理論，向電纜中注入脈沖，并使用儀器檢測電纜入射和反射脈沖信號，檢測到入射和反射脈沖信號時間差為Δt，并根據脈沖信號在電纜中的傳播速率（ν）， 便可計算出阻抗突變點距信號入射端長度：

2 脈沖信號發生與系統檢測整體設計

2.1 硬件總體設計

依據電纜中脈沖信號的傳輸和反射原理，向電纜中發送的脈沖信號寬度及幅值應與電纜的長度相關，同時為減小脈沖寬度帶來的盲區，所需的脈沖的寬度應該盡量窄，常用的脈沖寬度為納秒級，因此檢測系統應能夠產生超窄的納秒級脈沖，并使用高速信號采集系統對電纜中的脈沖信號進行檢測［5-6］。

考慮到FPGA 具備可編程性好，運行速率快，適合高速并行電路等特點，為滿足高速信號發生、數據采集和緩沖的需求，本系統選擇使用FPGA 實現納秒級脈沖發生和高速數據采集。 同時，為更好地進行系統控制和交互，本系統中選用了恩智浦i.MX6D處理器作為控制核心，其包含兩個運行頻率達1.2 GHz的ARM Cortex-A9 核心，且具備出色的圖形顯示能力和豐富的接口資源。 考慮到直接使用i.MX6D處理器設計電路需要使用8 層PCB 設計，且包括眾多高頻高速電路，其工藝要求高，成本也較高，因此，本系統中采用“i.MX6D 核心板+底板”模式進行設計。 核心板集成了處理器和存儲器等核心資源，只需要根據所需功能設計相應的外設電路即可，增加了系統的穩定性和可維護性。 整個系統由控制部分、脈沖發生及采集部分、電源模塊三部分組成，系統硬件結構框示意圖見圖2。

圖2 系統硬件結構框示意圖

FPGA 內部邏輯框示意圖見圖3。 圖3 中控制部分采用SPI 接口與脈沖發生及采集模塊進行數據通信與交互，其中控制部分由freescale i.MXD 處理器及其外圍電阻組成，完成對整個系統的控制、交互、顯示和數據存儲等功能；脈沖發生及采集部分以Cyclone III FPGA 為核心，采用片上可編程系統，結合SOPC 系統與自定義邏輯實現FPGA 設計。 首先利用窄脈沖發生電路產生納秒級脈沖信號并輸入被測電纜，使用信號調理模塊和數據采集模塊分別對電纜中的入射和反射脈沖信號進行處理和采集，采集到信號轉化為數字量由FPGA 數據采集模塊經SPI 接口送入ARM 中進行處理與顯示。 SOPC 系統完成FPGA 各個模塊初始化，同時能夠解析SPI通信模塊接收的來自ARM 的命令，控制其他模塊執行相應的動作。

圖3 FPGA 內部邏輯框示意圖

2.2 軟件總體設計

整個檢測系統的軟件主要由應用層、驅動層和FPGA 層程序等組成，軟件總體框示意圖見圖4。

圖4 軟件總體框示意圖

檢測系統控制部分ARM 核心板采用嵌入式Linux 系統，數據采集部分采用基于SOPC 的NiosⅡ程序設計。 上電啟動后將自動初始化系統硬件，并顯示人機界面程序。 應用層完成系統的交互和測試相關參數的設置，用戶設置參數經過驅動層傳輸到FPGA 內部，經過程序解析命令后依據用戶所設置參數設置脈沖寬度和ADC 采樣率等。 FPGA 采集到的脈沖信號將數據采集 FIFO 寫滿后，通過GPIO 通知控制部分驅動層，驅動層接收信號后通過SPI 接口讀取FPGA 脈沖數據，并將數據發送到應用層進行脈沖波形顯示、數據存儲和處理及故障測距等。

3 主要硬件電路設計

3.1 窄脈沖發生電路

本工作中所設計的脈沖發生電路將數字邏輯與MOSFET 放大電路相結合，利用電容儲能式脈沖發生器原理產生寬度可調的納秒級窄脈沖信號［7-8］。

由于電纜存在損耗，輸出脈沖幅值太低時，反射脈沖幅值可能衰減到背景噪聲中導致無法分辨反射點位置，因此輸出脈沖幅值不能太低。 工程應用中常使用負脈沖進行電纜故障定位，因此，電路幅值為-5～-35 V 可調，用于滿足不同的測試場合。

脈沖發生模塊示意圖見圖5。 FPGA 發出寬度可調的脈沖信號，經由柵極驅動器放大后將脈沖信號的電壓幅值提高至系統電壓12 V，以此驅動MOS FET 的通斷。 FPGA 同時產生高頻脈沖信號控制升壓整流模塊，用來產生所需的電壓幅值。 在MOS FET 的源極輸出低壓脈沖信號并經過阻抗匹配電路傳輸到待測電纜。

圖5 脈沖產生模塊示意圖

脈沖寬度的調節利用FPGA 邏輯實現，邏輯框圖見圖6。 控制信號經過30 個采樣時鐘延時后輸出，開始產生脈沖。 使用計數器和D 觸發器實現脈沖寬度調整，計數器依據脈寬數據引腳控制D 觸發器以產生不同寬度的脈沖信號。

圖6 脈沖輸出模塊示意圖

3.2 脈沖信號調理電路

脈沖入射和反射信號的調理是整個系統的關鍵部分，由于脈沖發生電路輸出的脈沖寬度窄頻率高，必須保證信號在調理采集過程中盡可能地減小失真變形。 脈沖信號調理部分電路主要由無源衰減、跟隨緩沖、程控放大和單端轉差分等4 個部分電路組成，脈沖信號調理電路結構框圖見圖7。

圖7 脈沖信號調理電路示意圖

系統進行電纜檢測時入射和反射脈沖信號的幅值比較高，可能達到35 V，如果將此信號直接輸入后續電路可能擊穿元器件，因此必須對信號進行衰減。 由于檢測系統所使用脈沖信號頻帶較寬具有較多的高頻信號，在無源衰減電路中結合一般示波器探頭的衰減網絡設計原理［9］，利用電容進行補償。

衰減電路使用的電阻阻值常為兆歐級，脈沖信號經過無源電阻衰減電路后，電流很小，驅動負載能力很低，因此，常在后續電路中加入跟隨緩沖電路，提高信號的驅動能力。

不同脈沖幅值經過衰減電路和跟隨緩沖電路后的幅值不同，為了使后續的A／D 轉換器（ADC）工作在合適范圍內，需要對不同幅值的信號進行不同倍數放大處理。

多數高性能ADC 都利用差分輸入來提高動態范圍，抑制共模噪聲和干擾，同時利用平衡信號來提高總體性能。 因此，設計單端轉差分電路將輸入的單端信號轉換為差分信號以提高ADC 性能。

4 系統軟件設計

4.1 檢測系統NiosⅡ的應用程序設計

SOPC 系統是整個系統FPGA 部分的核心，而NiosⅡ軟核處理器則為整個SOPC 系統的控制核心，用于處理并解析由檢測系統控制部分發出的命令，并控制相應模塊做出動作。

NiosⅡ軟件主程序設計流程圖見圖8。 系統上電后，首先對FGPA 中自定義邏輯模塊和各個IO 引腳進行初始化。 初始化結束后啟動定時器，定時器用于控制FPGA 外圍“心跳”指示燈。 其后進入主程序循環，首先進入SPI 接收數據讀取函數，用于讀取ARM 主機所發送的控制命令。 讀取到的命令經過解析滿足自定義要求后，依據命令進行相應的參數設置，產生脈沖信號并進行脈沖信號數據的采集，將所采集數據存入ADC 數據緩沖FIFO，FIFO 寫滿后將控制模塊的準備發送標志位置位，等待主機進行SPI 數據讀取，數據讀取完成后，返回主循環進行下次的采集。

圖8 NiosⅡ主程序流程圖

4.2 Linux 驅動程序設計

Linux 系統中，用戶空間程序若要訪問或操作設備必須通過驅動進行，而無法直接與設備進行交互。 應用軟件若需要操控硬件，必須通過調用系統所提供的應用編程接口（API）進行。 一般情況下，處理器出廠時廠商會配備相應的驅動程序，但由于該電路為自行設計，為了使系統更好地配合硬件電路，需要對板子上相應的外設設計驅動程序。 本工作以用于ARM 與FPGA 進行數據傳輸的SPI 驅動為例進行介紹。

在Linux 內核中，對SPI 驅動的軟件架構進行了合理的分層和抽象，將SPI 子系統分為三部分：SPI 控制器驅動、SPI 核心、SPI 設備驅動，SPI 子系統架構示意圖如圖9 所示。

圖9 SPI 子系統架構示意圖

SPI 控制器驅動負責直接與具體的控制器硬件進行交互，按時序要求將SPI 設備驅動準備好的數據發送給SPI 設備，同時向上層的SPI 設備驅動傳送設備所接收到的數據，控制器驅動常由處理器廠商提供；SPI 核心描述傳輸的數據結構，實現傳輸接口，降低SPI 設備驅動和控制器驅動的耦合程度；SPI 設備驅動程序依據硬件設備功能和協議格式，完成SPI 設備的具體功能。 SPI 子系統中SPI 設備驅動通常結合所使用的SPI 器件由設計者自行實現，考慮到SPI 通信必須要主機主動讀取從機數據，因此，在本檢測系統的SPI 設備驅動中加入GPIO中斷處理函數，用于FPGA 準備好數據后通知ARM主機進行讀取，SPI 設備驅動實現流程示意圖見圖10。

圖10 SPI 設備驅動實現流程示意圖

5 結束語

本工作分析了脈沖時域反射原理，結合嵌入式技術，設計了一套用于電纜故障測距的檢測系統。系統基于ARM 和FGPA 搭建，設計了脈沖發生、信號調理采集和SPI 通信等硬件電路和邏輯，完成了NiosⅡ程序以及外圍器件的Linux 設備驅動編寫。實現了納秒級別的可調脈沖輸出、最高250 MHz 的信號數據采集以及電纜故障自動測距等功能，并通過實際電纜試驗驗證了系統的可靠性。