基于反激式AC-DC 開關電源中運放電路設計*

吳啟琴，沈克強，趙俊霞，孫小羊

（1.三江學院，江蘇 南京 210012；2.東南大學，江蘇 南京 210096）

模擬IC 的基本單元電路模塊之一便是運算放大器，其因擁有輸入阻抗高、輸出增益高、輸出阻抗較低等優勢，一直是電子行業中研討的熱門話題。在開關電源電路中，檢測諧振的谷底位置之前，先將輔助繞組上，經分壓網絡對輸出電壓值采樣得到反饋電壓VFB，再用開關電容放大電路對反饋電壓VFB 進行放大，最后將放大后的VFB 與電容上的電壓進行比較，從而得到谷底位置。由上可知，運放電路性能的好壞對開關電源電路能否正常運作起直接作用。隨著科學技術的發展，運算放大器在實際中的運用越來越廣泛，如V/I 轉換器、有源濾波器、微積分電路等。現今，高性能、低成本的運算放大器已在市場中占據了重要地位。

1 兩級運放電路設計

運放一般是偏置電路，由輸入級、中間級、輸出級所組成，其中偏置電路為運放正常工作供給適宜的直流電壓；一般在輸入級運用差動放大來獲得比較高的電源抑制；此外，將有源負載電路作為中間級，使運放的放大倍數得到提高；輸出級常采用互補對稱結構電路，有利于電路進行負載的驅動，其原理見圖1。

圖1

圖1（a）偏置電路為（b）提供合適的VB 值，使運放處于正常的直流工作中。此外，因希望運放的輸出擺幅大些，則會使Vp 的值小于VB，而（a）中的M12 管工作在線性區，等效于電阻的功能，從而使VD13的值拉低，有VD13≈Vp，M11 與M12 管構成電流鏡，M11 管為M12 管提供合適的偏置電壓使其工作在線性區。圖（b）的兩級運放采用了頻率補償的原理，電路中第一級放大由M1～M5 組成，其中M3、M4 管組成電流鏡結構，將輸入電流進行比例放大，又因M3 和M4 管對稱，所以使VD3與VD4兩點的電壓在Vin 的共模輸入范圍內，不再伴隨Vin 而發生改變，從而給運放的下一級放大供給穩定的偏置。M5 是尾電流源，為跨導管提供直流偏置，其上的電流被M1 和M2 管平分；第二級放大由M6、M7 管組成，M7 為負載管，M6 為共源放大管，C0為引入的米勒補償電容，此可有效將主極點與非主極點進行分離，R0為調零作用，其可將右半平面中的零點轉移至左半平面。一、二級放大器之間補償網絡的使用，使相位裕度穩定在60°左右。

利用Cadence 仿真軟件，采用CSMC 0.5μm 工藝對兩級運算放大器進行研究與設計，并且使其滿足表1 所示的性能指標要求。

表1 兩級運放的性能指標（tt）

由CSMC 0.5μm 工藝庫可知，nmos 器件模型主要參數：最小溝道長LMIN＝0.5μm，柵氧厚度TOX＝1.28×10-8m，閾值電壓VTHN＝0.719V，遷移率系數U0＝4.04×10-2cm2/v·s；pmos 器件模型主要參數：最小溝道長LMIN＝0.55μm，柵氧厚度TOX＝1.24×10-8m，閾值電壓VTHP＝-0.972V，遷移率系數U0＝2.15×10-2cm2/v·s。

由上可知：

相位裕度的計算：

已知一個兩級運放有兩個極點和一個RHP 零點，若要求相位裕度達到60°及以上，假設零點超過10GB，則有第二極點超過2.2GB。

由60°的相位裕度得到：

假設運放的單位增益頻率為GB，用其替代ω 可得到：

若A（v0）很大，上式可化簡為：

所以有：

由頻率響應可知其零極點為：

為保證相位裕度能達到60°及以上，則有：

此次設計取CL為800fF，為獲得足夠的相位裕度，選擇C0為900fF。

此次設計取得ID5為11uA，則ID1、ID2、ID3、ID4為5.5uA。

因為M5 管處在飽和區，則有：VDS5>VGS5-VTH，在線性區與飽和區的臨界過驅動電壓為VOD5=VDS5=VGS5-VTH，所以有：

根據共模輸入電壓的范圍為1.2～4.8V，有Vin(cm)min=VGS1+VOD5=1.2V，且Vin(cm)min=VDD-|VGS3|+VTH1=4.8V，假設M1 管與M5 管的臨界過驅動電壓相等，可得出：1.2V=VOD5+VTH1+VOD5，即VOD5≈0.2，所以：

同理可算出：

可得到：

得到：

根據第二極點為單位增益帶寬的2.2 倍，得到：

假設ID6=ID5=11uA，則得：

M7 管尺寸由平衡方程可得：

采用密勒補償技術，可將右半平面的零點移動到左半平面，且略大于GB 處，一般取其1.2 倍處，此處的零點既不影響幅度特性，又為好的相位裕度做貢獻，所以有：

該運放的增益為

利用Cadence 軟件設計繪制的電路原理圖見圖2。

圖2 兩級運放的繪制圖

2 兩級運放電路仿真

2.1 共模輸入范圍仿真

仿真信號添加：電源上接入5V，將該電路中反相的輸入端與輸出端連接在一起，起緩沖的作用，正相端接入0～5V 的直流電壓進行掃描，仿真后獲得的共模輸入范圍如圖3 所示。A 線代表輸出信號，B 線為M5管漏源電流IDS5的波形，IDS5進入飽和區為起點，Vout隨Vin 變化不再變化為終點，其共模輸入范圍從1.2V到4.8V，滿足參數的設計指標。

圖3 運放共模輸入仿真波形圖

2.2 輸出擺幅仿真

由圖1（b）可得輸出擺幅：VOD7≤Vout≤VDD-VOD6。仿真信號添加：設反相比例放大器增益10，正相端接2V 直流信號，反相端接直流0～5V 進行掃描，采用負反饋方式進行運放的連接，其仿真后的波形見圖4。

圖4 輸出電壓擺幅特性波形圖

由圖4 可知：該運放的輸出電壓擺幅為0～5V，滿足了設計的要求。

2.3 電源抑制比仿真

此時的運放電路處于單位增益工作狀態，其正相端接入2V（DC），電源信號接入5V 的直流信號，并同時串聯一個1V 的交流小信號源，其波形如圖5 所示。

圖5 電源抑制比特性曲線圖

由圖5 可見，該運放電路的電源電壓抑制比為84dB，滿足設計指標要求。

2.4 共模抑制比仿真

在運放開環的條件下，其正相和反相端同時接入一個1V 的交流小信號，且正相輸入端同時加入一個2V 的直流信號，仿真波形見圖6。

從圖6 可得，運放的共模抑制比近似78dB，符合運放的設計指標要求。

圖6 共模抑制比仿真波形圖

2.5 運放的轉換速率仿真

轉換速率的仿真環境設置如下：正相端接pwl 電源脈沖；反相端與輸出之間用導線相接成單位增益型，對該電路進行瞬態仿真研究，其仿真輸出波見圖7。

圖7 轉換速率仿真波形圖

從仿真波形得到：在輸出波形的10%和90%處，其電壓分別為1.804V 和0.203V；對應的時間分別為3.232μs 和3.093μs。可得到該運放的轉換速率：SR=滿足設計要求。

2.6 幅頻與相頻特性仿真

圖8 曲線反映了該運放的開環小信號放大倍數及其相位隨頻率的變化情況，運用RC 補償網絡，對單位增益帶寬及相位裕度進行改善。仿真得到運放的相位裕度約為60°，其單位增益帶寬約6.8MHz，此兩級運放的低頻開環增益為77dB，符合設計的指標要求。

3 結論

本文設計了一款應用于開關電源的諧振谷底檢測電路中的兩級運放電路，根據設計的性能要求，選擇合適的電路結構，利用公式計算出運放電路的各個參數，因希望運放的輸出擺幅大，設計了相應的偏置電路，采用CSMC 0.5μm 工藝，基于Cadence 平臺來進行的電路設計與仿真，最后對該電路進行了仿真驗證，結果符合設計指標要求。

圖8 幅頻與相頻特性曲線圖