基于改進SOGI-PLL的電壓同步信號檢測技術

李衛國，劉宏偉，劉新宇，陳立銘，郭麗軍

(1.東北電力大學電氣工程學院，吉林 吉林 132012；2.國網吉林電力有限公司，吉林 長春 130000；3.中國電工技術學會，北京 100055)

現代電力系統中廣泛應用電力電子變流設備，電網電壓同步信號檢測技術是變流器并網過程中的關鍵部分[1].實際工程中，電網往往受外界因素影響存在直流偏差、三相不平衡、諧波畸變等電能質量問題，此時，為保證系統、設備的正常運行，變流器應可以高精度、快速的獲取基波電網電壓的幅值、相位、頻率等信息[2-4].

在電網工況正常時，基于同步參考標系鎖相環技術(SRF-PLL)能夠使準確地分離基波正負序分量，提取相位信息.但當網側檢測信息中存在直流分量、諧波畸變、三相不平衡等干擾干擾信息時，傳統SRF-PLL因派克變換產生二倍頻負序分量使頻率和相角波動，影響鎖相準確性[5].

文獻[6]基于雙同步參考坐標系的鎖相環(Decouple Double Ynchronous Reference Frame PLL，DDSRF-PLL)由正負序同步兩個同步轉速的同步旋轉坐標系，可以抑制由于檢測信號三相不對稱導致的2倍頻振蕩影響，但其結構較為復雜且抗諧波干擾能力較弱[7-8].

文獻[9]提出了一種雙廣義積分器的鎖相環(Dual Second Order Generalized Integrator PLL，DSOGI-PLL)，該鎖相環方利用SOGI的正交分離特性得到基波分量及其正交量進行對稱分量計算，其有一定的諧波抑制能力，但其鎖相精度受直流量或某次諧波量過大的干擾[10].

文獻[11]提出了一種二階廣義積分器的改進結構，構建求差節點消除直流量影響的同時在求差節點前加入低通濾波器環節濾除高次諧波.該結構同時有抑制信號輸入量和高次諧波的能力，文獻[12]在此基礎上加入頻率自適應環節，有很好的頻率跟蹤性能，但引入低通濾波器影響結構鎖相速度，且無法消除低次諧波影響.

文獻[13]提出了一種多級聯二階廣義積分器(Multiple Second-Order Generalized Integrators，MSOGI)，通過并聯多個不同波次SOGI模塊的交叉前饋結構，能有效的檢測出各次諧波分量、分離基波正序分量.但其結構較為復雜[14].

文獻[15]提出了一種SOGI前置特定次諧波消除模塊改進型鎖相環，文獻[16]將該鎖相環方法應用于有源濾波器檢測環節中，其能有效的抑制檢測信號中畸變較大的特定次諧波，但系統存在直流量時會產生周期干擾影響鎖相精度.

本文通過在傳統的DSOGI-PLL上增加了特定次諧波及直流量濾除結構，提出了一種新型的改進鎖相環.該方法在QSG前構建了級聯諧波消除模塊抑制畸變諧波影響，同時優化QSG結構，使其可以消除信號中直流量，保留了傳統DSOGI-PLL良好特性，同時能有效的減小電網同步信號存在流偏置量、諧波畸變、三相不平衡對鎖相速度及準確度的影響，提高了系統性能及適用性.

1 傳統DSOGI鎖相環

1.1 SRF-PLL正交輸入量分析

傳統DSOGI鎖相環結構如圖1所示.

圖1 傳統DSOGI-PLL結構圖

由圖1可知，DSOGI-PLL傳統結構由正交發生器(QSG)、正、負序分量計算模塊(PNSC)和同步參考坐標系鎖相環(SRF-PLL)三部分組成.將三相電網電壓信號分量轉化的兩相靜止坐標系αβ分量分別正交分解，輸入PNSC計算得到正序電壓，再將其轉化為SRF-PLL需要的同步旋轉坐標系輸入，完成閉環鎖相獲得幅值、相位等信息.

1.2 三序電壓分離原理

三相電壓正常時SRF-PLL有良好的鎖相性能，但當輸入信號存在不平衡干擾量時在dq旋轉坐標系中產生二倍頻分量.由傳統DSOGI鎖相環結構可知，最終輸入SRF-PLL的αβ量將會影響整體鎖相精度，所以采取有效措施濾除干擾量是提升鎖相性能的重要措施.

分析不平衡電網信號的不對稱三相電壓常采用對稱分量法，可以得到三相坐標軸下三相電網電壓的正、負序分量表示為

(1)

公式中：a=ej2π/3，uabc=[uaubuc]T.

將三相電壓正、負序分量通過坐標軸變換轉化為兩相靜止坐標系下的正、負序分量表示為

(2)

公式中：q=-ejπ/2，是一個90°移相運算.

從上式可知，正負序分量的提取與輸入量關系密切，可將αβ信號偏移90°進行正負序分量計算，將濾除干擾量后的正負序分量輸入SRF-PLL，可獲得較準確的電網電壓同步信息.

1.3 SOGI-QSG原理分析

基于二階廣義積分的正交信號發生器(QSG)可以產生與輸入信號偏差90°的正交信號，且QSG有一定的濾除諧波干擾的能力.傳統的SOGI-QSG結構如圖2所示.

圖2 傳統DSOGI-QSG結構圖

SOGI輸出u′和qu′的傳遞函數分別表示為

(3)

(4)

公式中：ω為諧振頻率；k為系統增益.

當輸入信號中存在直流分量時，設時域下直流量：u(t)=A0，頻域中可表示為

(5)

根據公式(3)與公式(5)分析，直流量u(t)輸出信號在頻域可表示為

(6)

將輸出信號u′(s)轉化為時域時可表示為

(7)

可以從公式(7)看出，當輸入量為直流擾動時，輸出量中為正弦輸出，不含直流量.

同理據公式(4)與公式(5)分析，正交輸出量qu1(s)頻域輸出可表示為

(8)

將輸出信號qu1(s)轉化為時域可表示為

(9)

可以從上式中明顯看出，當輸入量中含有直流量時，經正交分解后正交輸出量qu1(t)中存在直流分量.

2 SOGI-QSG優化

上述分析可知，當輸入信號中含有直流分量時，正交輸出信號qu′中仍然存在直流干擾量.為了克服SOGI-FLL無法處理直流分量的不足，在SOGI的基礎上引入求差節點對其改進，改進SOGI結構如圖3所示.

圖3 改進DSOGI-QSG結構圖

可得優化SOGI-QSG傳遞函數可表示為

(10)

(11)

同理分析改進SOGI-PLL在增加求差節點后正交輸出qu″頻域中可表示為

(12)

將輸出信號qu″(s)化為時域可表示為

(13)

可以明顯看出優化后正交信號qu″(t)中不包含直流分量，消除了直流量干擾.

3 級聯諧波濾除模塊

已知當系統的基波頻率與QSG諧振頻率相等時可以無靜差鎖相.當網側電壓信號中存在n次特定諧波輸入QSG時，可將輸入信號可表示為

(14)

QSG正交發生不改變公式(14)中的輸入信號中正負序分量的幅值和相位，但會使n次諧波量的幅值發生改變，可表示為

(15)

(16)

(17)

從公式(17)可以看出，經數學運算后u″α、u″β中消除了n次諧波分量，此時相位未發生偏移，但正負序幅值分別產生了相應的倍數變化，使用前置濾波模塊濾除特定次諧波時需運用相應校正系數來使電壓幅值前后一致，校正系的計算式可表示為：

(18)

在傳統DSOGI-PLL的前級加入特定次諧波濾除模塊，消除特定次諧波干擾，改進DSOGI-PLL整體結構如圖4所示.

圖4 改進DSOGI-PLL整體結構圖

4 仿真試驗

為了驗證本文所提出的改進鎖相環在復雜電網情況下鎖相性能的有效性，使用Matlab/simulink仿真工具，針對存在直流量偏置、多次諧波畸變和電網電壓信號三相不對稱的問題分別進行仿真試驗，并考慮多種問題同時存在時的情況進行仿真研究.

4.1 電壓信號存在直流量偏置

為了驗證本文提改進鎖相環方法在壓信號存在偏差量時時提取電壓幅值和基波頻率的性能，在t=0.4 s時a相加入幅值電壓10%的直流量、b相加入幅值電壓-5%的直流量，電網信息檢測信號波形如圖5所示.

圖5 存在直流量仿真條件下電網電壓波形圖

電壓信號存在直流分量條件下改進SOGI-PLL(a)與級聯諧波消除SOGI-PLL(b)及傳統SOGI-PLL(c)基波頻率及D軸電壓仿真結果如圖6所示.

圖6 存在直流量時各鎖相環基波頻率

由圖6(a)及圖6(b)對比可以看出，在電壓信號存在直流量時，級聯諧波消除SOGI-PLL(b)及傳統DSOGI-PLL(c)輸出含諧波擾動，改進SOGI-PLL(a)可以很好的濾除直流干擾，頻率和電壓穩定情況較好.

4.2 電壓信號存在諧波畸變

為了驗證本文提改進鎖相環方法在電壓信號存在諧波畸變時提取電壓幅值和基波頻率的性能，在t=0.4 s時發生諧波畸變，即疊加加15%5次諧波、10%7次諧波以及5%11次諧波，電網信息檢測信號波形如圖7所示.

圖7 存在諧波畸變仿真條件下電網電壓波形圖

電壓信號存在諧波畸變條件下改進SOGI-PLL(a)與級聯諧波消除SOGI-PLL(b)及傳統SOGI-PLL(c)基波頻率及D軸電壓仿真結果如圖8所示.

圖8 存在諧波畸變時各鎖相環基波頻率

由圖8(a)及圖8(b)對比可以看出，在電壓信號存在諧波干擾時，級聯諧波消除SOGI-PLL(b)反應速度較慢，傳統DSOGI-PLL(c)輸出含諧波擾動，改進SOGI-PLL(a)可以很好的濾除諧波畸變干擾.頻率和電壓穩定情況較好.

4.3 電壓信號發生三相不平衡

為了驗證本文提改進鎖相環方法在電壓信號三相不平衡時提取電壓幅值和基波頻率的性能，在t=0.4 s時發生三相不平衡，即a相跌落5%，b相跌落2.5%，c相跌落1%.電網信息檢測信號波形如圖9所示.

圖9 存在諧波畸變仿真條件下電網電壓波形圖

電壓信號三相不平衡條件下改進SOGI-PLL(a)與級聯諧波消除SOGI-PLL(b)及傳統SOGI-PLL(c)基波頻率及D軸電壓仿真結果如圖10所示.

圖10 存在諧波畸變時各鎖相環基波頻率

4.4 電壓信號多種條件復雜情況

為了驗證本文提改進鎖相環方法在電壓信號復雜情況時提取電壓幅值和基波頻率的性能，在t=0.4 s時a相加入幅值電壓10%的直流量、b相加入幅值電壓-5%的直流量；t=0.44 s時發生諧波畸變，即疊加15%的5次諧波、10%的7次諧波以及5%的11次諧波；在t=0.48 s時發生三相不平衡，即a相跌落5%，b相跌落2.5%，c相跌落1%.電網信息檢測信號波形如圖11所示.

圖11 復雜仿真條件下電網電壓波形圖

電壓信號復雜情況條件下改進SOGI-PLL(a)與級聯諧波消除SOGI-PLL(b)及傳統SOGI-PLL(c)鎖相基波頻率及D軸電壓仿真結果如圖12所示.

圖12 復雜時各鎖相環基波頻率

由圖12(a)及圖12(b)可以看出，電壓信號復雜情況時，級聯諧波消除SOGI-PLL(b)受干擾波動幅值較大，受直流量干擾只改變幅值，濾除諧波影響基本無畸變；傳統DSOGI-PLL(c)波動幅值稍小，但受干擾量的種類較多，不再為正弦量，改進SOGI-PLL(a)在受到綜合干擾時有很好的頻率鎖定能力.

5 結 論

本文提出了一種改進鎖相環結構.在傳統的DSOGI-PLL基礎上，針對電網電壓信號中存在直流分量及多次諧波畸變的情況，在SOGI結構增加了求差節點及前置諧波濾除級聯模塊，該結構可以有效的抑制直流分量和消除諧波分量對正負序信號提取的影響.

改進的鎖相環結構繼承了傳統DSOGI-PLL的優點，且相較于傳統的DSOGI-PLL，在電網電壓三相不平衡，有直流分量及諧波畸變干擾的情況下，可以更準確、更穩定的測量出基波正序電壓信號.仿真結果對比可以看出，改進DSOGI-PLL在網側信息復雜時有更好的干擾抑制能力，有較好的鎖相穩定性.