基于XC7Z045ffg-900 芯片的信號處理板功能設計

孫偉瑋，王馨悅

(1.海軍裝備部，陜西西安，710069；2.西安微電子技術研究所，陜西西安，710054)

0 引言

本文設計的信號處理板使用的核心芯片Xilinx 公司Zynq7000 系列，芯片型號為XC7Z045ffg-900。該芯片集成了基于ARM 公司雙核ARM Cortex-A9 多核處理器的處理系統（PS）,以及基于Xilinx 可編程邏輯資源的可編程邏輯系統（PL）。利用該芯片豐富的外部接口、內外部存儲及靈活的配置，作者設計了一塊具有DDR3 SDRAM、ARINC429、ARINC453、EEPROM、串口、USB接口、USB轉串口、QSPIFLASH、JTAG、千兆網、電源管理等。

1 基于XC7Z045ffg-900 芯片的信號處理板功能設計

如圖1 所示為整個信號處理板功能示意圖。

通過圖1 我們可以看到，該信號處理板的接口和功能。具體如下：

圖1 信號處理板功能示意圖

(1）核心芯片：XC7Z045ffg-900，Xilinx 的ARM+FPGA結構，為整個電路提供豐富的硬件資源和各種外部接口，以及存儲資源等。XC7Z045ffg-900 芯片的PS 端擁有128 個IO 接口，用于處理系統的專用引腳，有16 對共64 個高速串行收發引腳，可用于設計SRIO、PCIE 等高速通信接口。XC7Z045ffg-900 芯片的PL 端有普通的IO 引腳362 個，其中HP 引腳212 個，HR 引腳150 個，設計的時候要注意HR 引腳的BANK 中的電壓范圍為1.2V 到3.3V，HP 引腳的BANK 中的電壓范圍為1.2V 到1.8V。XC7Z045ffg-900 芯片的BANK0 中有17 個配置引腳，如JTAG 等。另外還有32 個XADC 模數轉換引腳。

設計的時候需要注意時鐘端需接入具有MRCC 或者SRCC的引腳，其中MRCC 是multi-region clock,當時鐘是單端時，時鐘信號必須接入MRCC 的正端，SRCC 是single-region clock,當時鐘是單端時，時鐘信號必須接入SRCC 的正端。設計的時候也需要按照產品手冊進行濾波處理，電容的大小和封裝，以及數量須嚴格按照產品的數據手冊的要求進行設計，以保證信號的質量。

(2）電源管理：外部4V-14V 寬壓輸入，通過LTM4644 芯片產生4 路4A 的輸出，分別為1.8V、1.2V、3.3V 和1.0V。為信號處理板各個模塊提供相應的電源。LTM4644 通過調節電阻值來產生不同的電壓值，電容調節不同電壓的上電時間，pgood 引腳可以控制XC7Z045ffg-900 芯片的上電 順 序，1.0V-----1.2V-----1.8V-----3.3V。通 過LT1963-1.5芯片為XC7Z045ffg-900芯片的DDR部分提供電源。其他模塊如串口、電平轉換、FLASH、晶振等都可以使用LTM4644 和LT1963-1.5 產生的電源。

(3）DDR3：XC7Z045ffg-900 芯 片內嵌有存儲器塊，但一般其存儲容量不大。當設計時用戶設計的系統需要有大量的數據存儲和讀寫時，需要用到片外DDR存儲器，這時XC7Z045ffg-900 芯片需要有與外部存儲器的高速接口。XC7Z045ffg-900 芯片中的DDR 存儲器接口是為XC7Z045ffg-900 用戶電路提供對片外的DDR SDRAM 的訪問控制。XC7Z045ffg-900 芯片可以設計為PL 端的DDR3，也可以設計為PS 端的DDR3，或者兩者皆有，本設計考慮到資源分配及實際應用，采用的是PS 端的DDR3 來完成。兩片高速DDR3 SDRAM，型號為為MT41J256M16HA-125，可以用作芯片的數據緩存，也可以作為操作系統運行的內存。

(4）EEPROM：一種掉電后數據不丟失的存儲芯片，IIC接口的EEPROM，型號為24LC04。EEPROM 寫數據的過程為：a.IIC 的起始信號；b.發送要寫數據存儲地址；c.按順序發送要存儲的數據的字節。EEPROM 讀數據的過程為：a.IIC的起始信號；b.發送要讀數據存儲地址；c.重新發送要讀取的數據的地址；d.讀取從器件發回的數據。

(5）ARINC429：ARINC429 總線協議規范定義了航空電子設備進入飛機數據網絡所遵循的數字信息傳輸要求。基本的報文格式是32 位的字，主要由五部分組成，分別是奇偶校驗位、符號狀態矩陣、數據域、源/目的地標識符和標簽號。對于有ARINC429 要求的信號處理，本設計通過HI8591 和HI8592 這兩種芯片，可完成XC7Z045ffg-900 里的普通信號與ARINC 429 的轉換。

(6）ARINC453：ARINC453是一種航空總線，共有1600bit的數據需要傳輸。本設計通過HI2579 芯片，可完成XC7Z045ffg-900 里的普通信號與ARINC 453 的轉換。

(7）電平轉換：在本設計中，XC7Z045ffg-900 芯片內部，DDR3 數據的電平格式為1.5V，HP BANK 中相關數據的電平格式為1.8V，HP BANK 中相關數據的電平格式為3.3V。而這些數據與外相連的芯片要求的電平往往不能與之匹配，因此，需要電平轉換芯片將不同電平格式的信號轉換為電平格式相匹配的信號。本設計通過SN74ALVC164245 與txs0108 這兩種芯片完成不同信號電平的轉換。其中SN74ALVC164245 芯片是單向轉換，配置簡單只需對OE 引腳和DIR 引腳進行拉高或者拉低就能確定信號的流向。而txs0108 芯片是雙向轉換，不需要配置即可實現信號電平的雙向轉換。

(8）晶振:XC7Z045ffg-900 芯片工作的時候需要外部晶振提供時鐘，本設計板載一個33.33MHz 的有源芯片晶振，為PS 系統提供穩定的時鐘源，接入BANK500 的CLK 引腳上；板載一個50MHz 有源晶振為PL 邏輯提供額外的時鐘，設計的時候注意時鐘信號必須接入PL 端MRCC 的正端。

(9）QSPI FLASH:是一種專用的通信接口，連接單、雙或四條數據線SPI FLASH 存儲介質。本設計使用一片256MB 的QSPI FLASH，型號為W25Q256，可用來存儲用戶的數據以及芯片的系統文件。

(10）串口：用來與PC 機或者外部設備通信。

(11）USB：用來連接鼠標、鍵盤等外部設備。

(12）JTAG：通過仿真器與PC機連接，用來對XC7Z045ffg-900 進行調試、下載和固化。

(13）千兆網：一路10M/100M/1000M 以太網RJ45 接口，可實現與其他設備的網絡通信。

(14）DDR電源：使用LTM4644產生的3.3V電源和LT1963-1.5產生的1.5V電源，采用TPS51200芯片，為DDR3提供終端穩壓電源VTT 和VREF。

(15）USB轉串口：通過CP2102芯片實現USB轉串口通信。

2 基于XC7Z045ffg-900 芯片的信處板PS 端主要功能介紹

XC7Z045ffg-900 芯片的PS 端的總體框圖如圖2 所示，可根據要求在圖的頁面上進行相應的選擇以實現相應的設計。

圖2 XC7Z045ffg-900 芯片的PS 端的總體框圖

(1）DDR3 DRAM：XC7Z045ffg-900 芯片PS 端DDR3 有專門的引腳，位于PS 端BANK502 的接口上，總線寬度為32bit。DDR3 的相關引腳直接與XC7Z045ffg-900 芯片PS 端BANK502的專用引進進行相連即可。通過TPS51200 芯片為DDR3 提供VREF 和VTT 電壓，確保DDR3 能穩定工作。

設計的時候要注意信號完整性，對于阻抗的控制、線寬、匹配電阻、線等長控制等要嚴格按照要求進行設計，以確保DDR3 高速穩定的工作。在本設計中，單端信號阻抗控制為50歐姆，差分信號為100 歐姆；數據線要組內等長，控制線、地址線和時鐘線要以時鐘線為參考做等長，控制誤差；蛇形繞線時，單端按3W 原則，差分繞線按5W 原則（其中W 為線寬），組間個信號間距按照3H，不同組間線間距按照5H（H 為到主參考平面間距）。

(2）USB 轉串口：本設計是利用XC7Z045ffg-900 芯片PS 端BANK501 的MIO 引腳來實現的，由于XC7Z045ffg-900芯片BANK501 的數據電平與CP2102 芯片的數據不匹配，我們將XC7Z045ffg-900 芯片PS 端引出的信號通過電平轉換芯片轉換為與CP2102 芯片匹配的信號電平，再連接到CP2102 芯片，從而實現該功能。

(3）QSPI FLASH:本設計是利用XC7Z045ffg-900 芯片PS 端BANK500 的GPIO 接口來實現的，根據要求W25Q256 芯片與XC7Z045ffg-900 芯片相應的引腳直接連接即可。

(4）千兆網：本設計是利用XC7Z045ffg-900 芯片PS 端BANK501 的GPIO 接口來實現的，將PHY 芯片與XC7Z0 45ffg-900 芯片相應的引腳直接連接即可。

(5）USB：本設計是利用XC7Z045ffg-900芯片PS端BANK501 的IO 接口來實現的，將USB3320C 收發器與XC7Z045 ffg-900 芯片相應的引腳直接連接即可實現通信，其中USB3320C 收發器需要板載一個24MHz 的晶振為其提供系統時鐘。

3 基于XC7Z045ffg-900 芯片的信處板PL 端主要功能介紹

(1）EEPROM：本設計是利用XC7Z045ffg-900 芯片PL 端BANK35 的IO 接口來實現的，連接到，只需要將24LC04 芯片的SCL 和 SDA 的引腳與BANK35 的IO 引腳直接相連即可實現。

(2）ARINC429：在XC7Z045ffg-900芯片中電平為3.3V的BANK中設計8路差分信號，每一組差分信號通過HI8591 芯片轉換為所需的ARINC429 信號；通過HI8592 芯片將外部4 路ARINC429 信號轉換為普通差分信號再連接到XC7Z045ffg-900 芯片中電平為3.3V 的BANK 中的差分對上，實現ARINC429 通信。

(3）ARINC453：在XC7Z045ffg-900 芯片中電平為3.3V的BANK 中設計1 路差分信號，該差分信號通過HI2579 芯片轉換為所需的ARINC453 信號，實現通信。

(4）JTAG：將XC7Z045ffg-900 芯片BANK0 中的專用引腳TMS、TCK、TDI 和TDO 通過10K 上拉電阻上拉，連接到外部插座上，用來連接仿真器，完成調試、下載和固化的功能。

(5）通用IO:將多余的IO 口（包括單端信號和差分信號），直接引出來連接到插座上，以便后續擴展使用。

4 結論

本文介紹了通過Xilinx 公司的芯片XC7Z045ffg-900設計的信號處理板，該信號處理板擁有豐富的接口設計，和大容量的存儲，可靈活使用。具有DDR3 SDRAM、ARINC429、ARINC453、EEPROM、串口、USB接口、USB轉串口、QSPI FLASH、JTAG、千兆網、電源管理等模塊，通過PS 和PL 協調工作，可提高信號處理板的處理速度，加快開發人員對項目的開發進程。該信號處理板與不同的接口數據通信，并進行相應的信號處理，可以滿足常規應用，通過一塊芯片就可以同時實現Cortex-A9 雙核ARM 和FPGA，是目前較為流行的方式。