基于STM32F107的LTE 小基站從時鐘同步系統的實現

姜亞民，賈衛衛，曾 潔，劉立群

（1.大連交通大學電氣信息工程學院，遼寧大連 116028；2.大連市共進科技有限公司，遼寧大連 116028）

在4G 時代，小基站主要被應用在宏基站信號覆蓋不到的地方，以彌補宏基站的盲區，其應用范圍小。然而在如今高頻率高寬帶的5G 時代，移動數據業務每年呈倍數增長，蜂窩網、無線局域網和移動網絡不堪重負。對于蜂窩網而言，小區分裂技術難以滿足居民需求，家用小基站成為居民的首選。對于局域網而言，網絡的好壞直接影響到員工的工作效率，企業選擇安裝企業級基站。對于移動網絡而言，在一些偏僻地區網絡信號差，直接影響到用戶上網需求，移動網絡運營商選擇在公共場所安裝室外小基站。小基站的投入使用不僅解決了網絡覆蓋問題，而且提升了用戶上網速率，減少了客戶流失量，為運營商贏得了市場份額[1-3]。如果兩個通信基站間的時鐘同步不能達到要求，就很有可能會出現通信偽連接或者通信中斷問題，也會導致通信系統之間在協調、管理和控制方面出現問題，從而嚴重影響到通信系統的正常運行和服務質量。

目前，國內外技術分別從軟硬件方面對時鐘系統進行同步，也分別達到了不同程度的精度。硬件方面，衛星定位系統授時同步精度達到納秒級別；軟件方面，NTP 網絡時間協議對時可以達到毫秒級，而IEEE 1588v2 協議，又稱PTP（Precision Time Protocol，精確時間協議）對軟件與硬件方面同時進行完善，同步精度可以達到納秒級別。該協議采用短幀傳輸，通信過程簡易，計算難度和帶寬需求較低，適用于小基站時鐘同步[4-6]。

1 IEEE 1588v2協議時間同步原理

在IEEE 1588v2 協議中，有兩種時鐘類型，分別為Master time 和Slave time。為確保Master time 和Slave time 同步，分布式系統中的兩種類型時鐘一直維持通信。主、從時鐘通過Sync、Follow_up、Delay_Req 和Delay_Resp 4 種報文來完成時鐘的同步[7]。主從時鐘之間的通信過程如圖1 所示。

圖1 IEEE 1588協議同步原理

圖1 中Delay 是兩時鐘之間報文的傳輸延時，Offset是兩時鐘之間的時間偏差。系統時鐘同步的過程如下[8-9]：

step1：Master Clock 向Slave Clock 周期性地發送Sync 同步報文，此時Master Clock 會記下發送報文的時間t1，隨后將t1以時間戳的形式加蓋到Follow_Up跟隨報文上，并發送給Slave Clock；

step2：當Slave Clock 收 到Master Clock 發 送的Sync 同步報文時，Slave Clock 會記錄下此時的時間t2；

step3：當Slave Clock 收 到Master Clock 發 送的Follow_Up 跟隨報文時，Slave Clock 會得到t1這個時間戳，隔一定時間Slave Clock 會發送Delay_Req 延時請求報文，并記下此時的時間t3；

step4：當Master Clock 收 到Slave Clock 發送來的Delay_Req 延時請求報文時，Master Clock 記錄下此時的時間t4，隨后將t4以時間戳的形式加蓋到Delay_ Resp 延時請求應答報文，上并發送給Slave Clock；

step5：當Slave Clock 收到Master Clock 發送來的Delay_Resp 延時請求應答報文時，得到t4時間戳，這樣Slave Clock 就得到了t1、t2、t3、t44 個時間戳。

根據Master Clock 和Slave Clock 之間報文收發的一個完整過程，可以得到方程：

由以上方程可以計算出兩時鐘之間的Delay和Offset：

2 從時鐘硬件系統

從時鐘硬件系統以處理器STM32F107VCT6[10-12]為核心，外接以太網芯片DM9161A，組成了IEEE 1588時鐘的硬件平臺。STM32F107VCT6 硬件支持PTP時鐘同步功能。從時鐘系統硬件設計框圖如圖2所示。

圖2 從時鐘系統硬件設計框圖

硬件系統各模塊的功能如下：

媒體選擇原則有高效率、低成本原則；教學手段、能力補償性原則；發揮幼兒主動性、積極性原則。[3]從活動目標、內容、幼兒認知和媒體特點出發，確定媒體最佳作用點。從幼兒不同教學階段的注意狀態出發，確定媒體的最佳作用時機是有意注意與無意注意的相互轉換時機。

1）電源模塊采用外部直流5 V 供電，但是為了滿足開發板外圍電路芯片的工作電壓為3.3 V，電路通過穩壓芯片LM1117-33 降壓，該芯片滿足3～5 V 之間的供電需求。

2）復位模塊采用觸摸按鈕的方式對系統進行復位操作，當MCU 出現故障時按此按鈕為系統提供復位信號。

3）時鐘模塊包含兩種頻率（32.768 kHz和25 MHz）的晶體振蕩器，其中時鐘頻率為32.768 kHz的晶振用于驅動獨立看門狗或者通過程序選擇驅動RTC 實時時鐘，時鐘頻率為25 MHz的石英晶體振蕩器為MCU 系統提供可靠的工作時序基準。

4）JTAG 接口與JLINK V8 仿真器配合使用，向開發板中燒錄和調試程序。

5）USART 串口電路連接PC 機打印和時間相關的信息。

3 從時鐘軟件系統

3.1 系統時鐘初始化

IEEE 1588 協議規定，系統需要64 位的基準時間記錄當前時間，分為兩個32 位通道，在STM32F107中，ETH_PTPTSHR 和ETH_PTPTSLR 兩個寄存器分別保存時間的高32 位和低32 位[13-15]。要在STM32 從時鐘系統上運行IEEE 1588 協議，首先需要對系統時鐘進行初始化，代碼如下：

3.2 本地時鐘頻率調節

本地時鐘要想與主時鐘實現相對意義上的同步，單靠時間實現特別相近的一個值還遠遠不夠，這時首先就需要進行頻率同步。要靠臨時速率糾正和固定速率糾正寄存器來調整系統的時鐘頻率。通過臨時速率糾正實現對時鐘臨時速率的調整，固定速率是在臨時速率調整沒有實現時才會起作用。本地時鐘頻率調節程序如下：

3.3 時鐘偏差調節

4 時鐘同步測試

4.1 同步精度測試方案

主時鐘選用曼博格Meinberg LANTIME M500 時間服務器，外接一條GPS 天線用來接收外部的一個精準時鐘源。嵌入式STM32 系統作為從時鐘，兩者構成主從關系，實現從時鐘的同步。系統測試示意圖如圖3 所示。

圖3 系統測試示意圖

4.2 測試環境的搭建

系統測試硬件包括PC 機、基于STM32 從時鐘系統、曼博格Meinberg LANTIME M500 時間服務器、安捷倫示波器、用于從時鐘系統的12 V 轉5 V 電源，數量均為一個。

系統測試軟件包括Wireshark 封包分析軟件、LogViewer 日志查看工具、Matlab 軟件。

如圖4 為搭建好的IEEE 1588v2 協議的測試環境場景圖，左側為基于STM32的從時鐘系統，中間位置為曼博格Meinberg LANTIME M500 時間服務器和PC 機，右側為安捷倫示波器。從時鐘與PC 機通過串口連接，通過串口打印與時間相關的信息。PC 端通過抓包工具Wireshark 軟件負責記錄報文的收發，LogViewer 日志工具負責記錄時鐘頻率和時間誤差延時，Matlab 軟件進行數據的仿真。主時鐘曼博格Meinberg LANTIME M500 時間服務器外接GPS 天線，從外部接收一個精準的時鐘源。安捷倫示波器通過主從時鐘PPS 輸出接口，輸出主從時鐘PPS的波形。

圖4 系統測試環境場景圖

4.3 主從時鐘PPS測試

主時鐘通過PPS 輸出引腳輸出PPS 秒脈沖信號，用PPS的上升沿作為UTC的整秒時刻。納秒級的同步精度，沒有誤差的積累。從時鐘的DM9161A芯片被主時鐘觸發捕捉引腳[16-18]，利用1 s的相位差進行時鐘調節。通道1 連接主時鐘的PPS 輸出，通道2 連接從時鐘的PPS 信號，兩個上升沿即為時間偏差。系統精度測試方案如圖5 所示。

圖5 PPS秒脈沖測試方案

示波器采集到的波形圖如圖6 所示。上邊實線為主時鐘的PPS 信號，下邊實線為從時鐘的PPS 信號。示波器中每一個方格橫坐標是1 μs，中間那條線作為參考基準，從時鐘信號在參考基準的左右跳動，誤差基本不超過1 μs。該測試結果符合LTE 小基站時鐘同步精度±1.5 μs的要求。

圖6 示波器PPS波形圖

5 結束語

文中在基于主時鐘曼博格Meinberg LANTIME M500 時間服務器的前提下，設計了一套基于IEEE 1588v2 協議的從時鐘軟硬件系統。選用支持IEEE 1588的微控制器執行時鐘同步功能，實現低成本的網絡化和精確的時鐘同步。經測試，其精度滿足LTE 小基站時鐘同步精度±1.5 μs的要求。