基于XC7K325T+TMS320C6678的高速圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

吳志軍

摘 要：根據(jù)高速圖像目標(biāo)識(shí)別與跟蹤系統(tǒng)計(jì)算量大、傳輸速率高、實(shí)時(shí)性強(qiáng)等特點(diǎn)，文章研制了一種基于XC7K325T和TMS320C6678的高性能實(shí)時(shí)圖像處理系統(tǒng)。系統(tǒng)采用FPGA與多核DSP并行處理及流水線操作技術(shù)，實(shí)現(xiàn)了高速圖像目標(biāo)識(shí)別與跟蹤，測(cè)試結(jié)果表明，該系統(tǒng)滿足設(shè)計(jì)要求。

關(guān)鍵詞：高速圖像處理系統(tǒng);XC7K325T;TMS320C6678;RapidIO;多處理內(nèi)核

0 引言

隨著高性能圖像處理系統(tǒng)對(duì)圖像處理速度等要求的不斷提高，在高速圖像目標(biāo)識(shí)別與跟蹤處理系統(tǒng)中，單獨(dú)采用FPGA或DSP處理器已無法滿足高速實(shí)時(shí)圖像處理的需求。TI公司的多核DSP處理性能強(qiáng)大，但是并行性不強(qiáng)，難以適應(yīng)計(jì)算異常密集的應(yīng)用，另外集成性的DSP接口也影響了數(shù)據(jù)傳輸?shù)撵`活性;FPGA具有極強(qiáng)的并行性，適合密集計(jì)算應(yīng)用，而且可配置I/O和IP核支持多種數(shù)據(jù)傳輸接口，但FPGA的內(nèi)部邏輯資源和存儲(chǔ)資源有限，開發(fā)難度大，實(shí)現(xiàn)復(fù)雜算法也較困難。因此，結(jié)合多核DSP和FPGA的優(yōu)勢(shì)，構(gòu)建基于FPGA+DSP的高速圖像處理系統(tǒng)成為當(dāng)前一種發(fā)展趨勢(shì)[1]。

本文根據(jù)高速圖像目標(biāo)識(shí)別與跟蹤處理系統(tǒng)算法復(fù)雜、計(jì)算量大、傳輸速率高、實(shí)時(shí)性強(qiáng)等特點(diǎn)，采用XC7K325T和8核TMS320C6678組合，從并行處理及流水線操作方面進(jìn)行系統(tǒng)優(yōu)化，通過4×SRIO數(shù)據(jù)傳輸，有效提升圖像處理速度，實(shí)現(xiàn)高速圖像目標(biāo)識(shí)別與跟蹤[2]。

1 高速圖像處理系統(tǒng)需求

高速圖像處理系統(tǒng)具備圖像目標(biāo)識(shí)別、跟蹤及對(duì)外接口通信等功能。

算法數(shù)據(jù)量處理能力要求：

（1）分辨率：1 024×1 024;

（2）數(shù)據(jù)格式：10 bits;

（3）幀頻：200 Hz;

（4）在輕微抖動(dòng)下（40個(gè)像素，? ?3 Hz），能穩(wěn)定識(shí)別跟蹤目標(biāo)。

2 系統(tǒng)整體設(shè)計(jì)

高速圖像處理系統(tǒng)采用FPGA XC7K325T與8核DSP TMS320C6678架構(gòu)。FPGA主要完成系統(tǒng)上電控制、時(shí)鐘和外圍設(shè)備管理、cameralink與AD數(shù)據(jù)采集及預(yù)處理、通信接口擴(kuò)展以及與DSP間通信[3]。DSP主要負(fù)責(zé)系統(tǒng)管理以及后端圖像數(shù)據(jù)和信息處理等工作。

3 高速圖像處理硬件設(shè)計(jì)

3.1? XC7K325T硬件資源

XC7K325T主要具有以下性能特點(diǎn)：

（1）具有326 k個(gè)邏輯單元。

（2）具有840個(gè)DSP Slices。

（3）具有8個(gè)GTX。

3.2? TMS320C6678硬件資源

TMS320C6678是高性能多核DSP處理器，其主要特點(diǎn)如下[3]：

（1）每個(gè)內(nèi)核具備32 K字節(jié)L1P，21 K字節(jié)L1D，512 K字節(jié)本地L2。

（2）兩個(gè)內(nèi)核共享4 096 K字節(jié)共享SRAM。

（3）4個(gè)SRIO2.1通道。

（4）64bit DDR3接口，達(dá)到8GB可用的內(nèi)存空間。

4 高速圖像處理系統(tǒng)算法實(shí)現(xiàn)

輸入cameralink視頻圖像幀頻高達(dá)200 Hz，分辨率為1 024×1 024×10 b。圖像處理的時(shí)間包括視頻傳輸時(shí)間和DSP處理時(shí)間必須小于等于5 ms。這就需要FPGA與DSP之間通過并行流水操作方式，在利用FPGA圖像傳輸?shù)臅r(shí)間，DSP完成上一幀圖像處理及目標(biāo)識(shí)別跟蹤功能。

4.1? FPGA算法實(shí)現(xiàn)

FPGA邏輯基本可以分為如下幾個(gè)功能模塊。

（1）控制模塊：主要完成對(duì)時(shí)鐘芯片的配置及DSP上電時(shí)序的控制。

（2）cameralink視頻輸入輸出模塊：完成cameralink medium輸入視頻解析，實(shí)現(xiàn)cameralink medium視頻輸入輸出功能。

（3）視頻處理功能。

預(yù)處理功能：完成輸入視頻圖像的二值化和游程編碼，并發(fā)送給DSP進(jìn)行下一步處理。

視頻圖像格式轉(zhuǎn)換、字符疊加、視頻增強(qiáng)、Cameralink原始視頻中目標(biāo)的分離提取;Cameralink視頻輸出，根據(jù)DSP的直方圖均衡結(jié)果，實(shí)現(xiàn)圖像的增強(qiáng)，完成圖像位寬? ? 10 bits到8 bits的轉(zhuǎn)換。

（4）DSP EMIF實(shí)現(xiàn)。

實(shí)現(xiàn)DSP EMIF解析功能，DSP通過EMIF與FPGA之間完成預(yù)處理結(jié)果、配置信息、串口收發(fā)等數(shù)據(jù)傳輸。

（5）RapidIO預(yù)處理視頻上傳至DSP。

經(jīng)RapidIO接口將預(yù)處理視頻傳送至DSP，通過DSP實(shí)現(xiàn)目標(biāo)識(shí)別、跟蹤及圖像增強(qiáng)等功能。

4.2? DSP算法實(shí)現(xiàn)

在DSP算法中，核心的模塊是目標(biāo)跟蹤模塊，設(shè)鎖定的目標(biāo)圖像{xSi}，i=1…n由n個(gè)點(diǎn)構(gòu)成，每個(gè)點(diǎn)的灰度級(jí)為m級(jí)。假設(shè)目標(biāo)中心位于x0，則該目標(biāo)的核函數(shù)直方圖可以表示為：

在給定了核函數(shù)k（x）及其窗口寬h，系數(shù)Ch可以被事先計(jì)算出來。通常核函數(shù)窗口寬度決定了候選區(qū)域的尺度大小。通過下面的Bhattacharrya相似度量在當(dāng)前幀中找到與目標(biāo)模型最為相似的圖像區(qū)域：

5 試驗(yàn)及分析

為了驗(yàn)證高速圖像處理系統(tǒng)的性能，將該系統(tǒng)配接分辨率1 024×1 024、幀頻200 Hz的鏡頭，對(duì)地面背景下目標(biāo)進(jìn)行識(shí)別跟蹤。

試驗(yàn)結(jié)果表明，該系統(tǒng)傳輸速率高、實(shí)時(shí)性強(qiáng)，實(shí)現(xiàn)了高速圖像目標(biāo)識(shí)別與跟蹤，滿足系統(tǒng)設(shè)計(jì)要求。

6 結(jié)語

數(shù)字圖像處理技術(shù)廣泛地應(yīng)用于工業(yè)、醫(yī)療、航空航天、軍事等領(lǐng)域，隨著目標(biāo)識(shí)別跟蹤技術(shù)的發(fā)展，人們對(duì)系統(tǒng)的實(shí)時(shí)性、準(zhǔn)確性、魯棒性和智能性等方面也提出了更高的要求，其中針對(duì)視頻連續(xù)圖像中運(yùn)動(dòng)物體的高速處理分析是其中應(yīng)用前景最為廣泛的一個(gè)方向。

[參考文獻(xiàn)]

[1]羅戈亮，魯新平，李吉成.基于FPGA+DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].微處理機(jī)，2010（2）：108-110.

[2]RAFAEL C G，RICHARD E.數(shù)字圖像處理[M].阮秋琦，阮宇智，譯.北京：電子工業(yè)出版社，2003.

[3]Texas Instruments.TMS320C6678 Datasheet[EB/OL].（2010-11-20）[2021-03-10].https：//www.alldatasheet.com/datasheet-pdf/pdf/405396/TI/TMS320C6678.html.

（編輯 王永超）