一種基于改進型全通網絡版圖結構的UWB GaAs移相器*

唐 聰

(中國西南電子技術研究所,成都610036)

0 引 言

移相器是相控陣系統中的一個關鍵器件，它常被用于波束的形成和掃描。近些年來，為滿足在大掃面范圍、寬帶和精準輻射方面的需求，科研工作者在具有寬工作頻帶、大相移、低插損和較小的相位波動特性等這些方向付出了大量的努力。全通網絡由于其本身具有良好的端口匹配特性，常常被用于移相器的設計中以便拓展其工作帶寬。文獻[1-3]通過將幾個具有交錯諧振頻率的全通網絡級聯排列，實現了一個具有寬帶移相特性的移相器。但是，這些全通網絡中的電感之間沒有相互耦合，否則移相器的帶寬可以做得更寬。并且，在這些移相器中電容和電感值非常大，以至于不能采用單片微波集成電路(Monolithic Microwave Integrated Circuit,MMIC)實現。文獻[4-6]基于磁耦合的全通網絡被應用于移相器的設計中，通過理論分析證明了全通網絡中兩個電感之間采用負耦合系數可以展寬移相器的工作帶寬，正耦合系數可以實現較大范圍的移相但帶寬較窄。根據文獻[5，7]中的設計公式，全通網絡中的各個元素的理論值可以計算得到。文獻[5]基于奇偶模分析，推導出了完備形式的電感、電容和互耦系數設計公式。另外在電路設計時，根據理論公式計算的結果還需要進一步優化，因為公式的推導并未將電感線圈之間的耦合電容和基板的寄生參數考慮在內。然而，在實際的電路設計中，為了在較寬帶寬范圍內實現所需要的參數值，全通網絡的版圖需要一輪又一輪的電磁仿真迭代。這個過程是非常耗時的，特別是當電路面積較大時這一點將非常明顯。如何快速高效地獲得滿足電路指標需求的電路版圖，這是電路設計師經常面對的問題。

本文設計了一個改進型磁耦合全通網絡版圖，在該全通網絡的版圖結構中，在輸入輸出端口之間增加一個電容用于調諧電感之間耦合系數。同時，該電容的引入還可以進一步改善全通網絡在超寬頻帶內的阻抗匹配特性。另外，由于該電容可以作為一個自由設計變量，因此該全通網絡的設計靈活度大大增加了。

1 電路工作原理

1.1 改進型全通網絡

圖1中的全通網絡可以看作是公共端接電容的兩個互耦電感組成的雙端口1∶1變壓器網絡。由文獻[8]可知，電感線圈有同向纏繞和反向纏繞兩種，同向纏繞時，兩個電感之間的耦合系數是正值；而反向纏繞時，兩個電感之間的耦合系數是負值。由文獻[5]可知，正耦合系數可以獲得較大的移相度，而負耦合系數可以獲得較大的工作帶寬。本文為了獲得較大工作帶寬，采用負耦合系數。在實際的版圖設計中，為了實現電路的對稱以及負耦合系數，兩個電感反方向纏繞。

圖1 基于磁耦合的全通網絡原理圖

由文獻[9]可知，全通網絡的帶寬受限于其寄生參數，減小線圈間的繞組電容以及基板的寄生參數可以拓展全通網絡的工作帶寬。基板的寄生參數主要受加工工藝的影響，并且不容易改變，而線圈之間的繞組電容則可以通過控制相鄰線圈之間的間距改變。因此，為了拓展全通網絡的工作帶寬，最直接的辦法就是增加線圈之間的間距從而減小繞組電容。然而，一味增加線圈之間的間距也不可取：一方面，增加線圈之間的間距會使整個全通網絡的尺寸增大；另一方面，增加線間距也會減小兩個電感之間的磁耦合系數k。k的計算公式如下[7]：

(1)

隨著磁耦合系數的減小，全通網絡的帶寬將變窄，高頻頻率響應首先受到惡化。為了彌補全通網絡的高頻頻率響應，本文設計了一種改進型版圖結構，如圖2所示，其原理框圖與圖1所示的傳統全通網絡框圖一致。圖2中，在A點和B點之間串聯一個電容，該電容并聯于全通網絡的輸入輸出端口之間，其頻率響應是高通型，允許高頻率的信號通過而阻止低頻率的信號傳輸。因此，該電容可以彌補由于線圈間距增加所導致磁耦合系數減小進而引起的高頻頻率響應惡化的問題。

圖2 本文提出的基于磁耦合的全通網絡版圖

1.2 超寬帶移相器設計

為了驗證所設計的改進型全通網絡版圖的正確性，本文在此結構的基礎上仿真、設計、加工了兩個超寬帶移相器并進行了測試。兩個移相器的原理框圖相同，如圖3所示，它由三級移相網絡和兩個單刀雙擲開關組成。當兩個單刀雙擲開關同時切換到上半邊支路時，信號在該支路傳輸，并且產生隨著頻率線性變化(理想情況下)的相位φ1，此時可以作為移相器的基態。同理，當兩個單刀雙擲開關切換到下半邊支路時，信號在下半邊支路傳輸，產生隨著頻率線性變化的相位φ2，此時可以作為移相器的移相態。于是，在開關由上半邊支路切換到下半邊支路后，整個移相器產生的相對相移可以表示為

圖3 180° 和 90°移相器原理圖

Δφ=φlower-φupper。

(2)

于是，整個移相器設計關鍵就轉化到設計超寬帶移相網絡上來。本文所設計的超寬帶移相器是通過三級移相網絡級聯的方式實現超寬帶工作，并且第一級與第三級的結構相同，分別位于輸入端口和輸出端口。為了提升移相器在較低頻率處的移相特性，在第一級與第三級之間插入由低通網絡和高通網絡組成第二級移相網絡，并且低通和高通網絡均采用T型拓撲結構，因此整個移相器電路關于中心左右對稱，具有良好的對稱性。

第一級移相網絡采用前文提出的改進型全通網絡版圖結構，通過設計兩個具有不同轉換頻率的APN1和APN2，便可在較寬范圍內實現移相。整個移相器的表達式為

(3)

式中：φ1代表第一級移相網絡之間的相位差，φ2代表第二級移相網絡之間的相位差。φ1和φ2的表達式可以表示為

(4)

(5)

式(4)～(5)中：p1代表圖3第一級移相網絡中APN1和APN2兩個全通網絡的轉換頻率比[3]，X和B分別代表高低通網絡中的電抗和電納[10]。

2 實驗驗證

由式(2)可知，為了達到所需要的移相目標值，φ1和φ2有很多的組合。但為了兼顧良好的端口匹配特性，φ1和φ2的可選范圍就縮小了很多。通過選取合適的φ1和φ2值，便可以同時實現寬帶移相以及良好端口匹配特性。整個移相器的數學理論推導過程較復雜[1]，為了提升設計效率，快速得到圖3中各個元器件的理論初值，可以采用商用軟件ADS自帶的優化工具，優化目標是移相度和端口回波損耗。在得到各個器件的理論值之后(如表1所示)，將其在電磁仿真軟件中轉換為版圖并進行電路全波電磁仿真。經過幾輪迭代修改滿足指標要求之后，進行電路的加工。所設計的180°和90°兩個超寬帶移相器采用0.15 μm GaAs pHEMT工藝，工作頻率范圍是0.3～2 GHz。電路的尺寸分別是1.7 mm×1.4 mm和2 mm×1.8 mm，版圖如圖4所示。

表1 移相電路中各個元器件的理論值

(a)180°

(b)90°圖4 移相器版圖

圖5給出了兩個超寬帶移相器的測試與仿真結果，總的來說，測試結果與仿真結果兩者吻合得很好。在0.3～2 GHz(相對帶寬為152%)范圍內，90°和180°移相測試結果分別是-86.5°～-94.2°和-178.2°～ -186°，相應的移相誤差分別是4.2°和6°，小于移相目標值的4.2%。180°和90°移相器的帶內回波損耗分別優于14.8 dB和16.3 dB。對于180°移相器，基態的帶內插損在2.2～4.9 dB范圍內，移相態的帶內插損在2.2～3.7 dB范圍內。類似地，對于90°移相器，基態的帶內插損在2.8～3.2 dB范圍內，移相態的帶內插損在2.7～3.1 dB范圍內。可以發現在較低頻率處基態的插損比移相態大，這是由于為了改善較低頻率處的移相特性而引入高通濾波器的緣故。

(a)移相值

(b)180°移相器的插損與回波損耗

(c)90°移相器的插損與回波損耗圖5 移相器的仿真與測試結果

表2列出了本文所設計的移相器與目前公開報道的一些無源移相器之間的性能對比，可以發現，與之前文獻[5，12-14]報道的移相器相比，本文所設計的移相器具有良好的回波損耗、大移相度、寬工作帶寬和較低的移相誤差等優良特性。除文獻[2]外，本文所設計的移相器具有最寬的工作帶寬。但文獻[2]中的電路是采用離散器件制作而成，因此電路尺寸較大。另外，文獻[2]中的元器件值特別大，以至于無法采用MMIC工藝實現該電路。因此，與本文所提出的設計方法相比，文獻[2]的應用場合受限。

表2 與其他超寬帶移相器之間的性能對比

3 結束語

本文提出并通過實驗驗證了一種超寬帶移相器。該移相器基于改進型全通網絡結構，該結構在實現超寬帶移相的同時可以提高移相器的設計靈活度。通過在全通網絡結構的輸入輸出端口之間增加一個電容，可以很方便地控制全通網絡中兩個電感的互偶系數。此外，該電容的引入還為輸入輸出端口之間增加了一個高頻信號直接傳輸的路徑，從而有利于拓展高頻段的工作通帶。為了驗證該設計思路的正確性，本文加工了兩個寬帶移相器。測試結果表明，該移相器具有良好的回波損耗、大移相范圍和較低的移相誤差特性。下一步將重點考慮電路的進一步小型化和低插損問題。