基于信號與電源完整性的有效分析優化2.5D-3D的設計

何永松 ，秦祖立 ，林 麟 ，吳 凱

（1.上海燧原科技有限公司，上海 200000；2.上海鏗騰電子科技有限公司，上海 200000）

0 引言

高帶寬內存（High Bandwidth Memory，HBM）存儲系統已成為某些超級計算機中用于高性能圖形加速、網絡設備以及高性能數據中心的最廣泛使用的存儲器件。與傳統的存儲器接口相比，HBM 可實現更高的帶寬，同時消耗更少的功耗。HBM 廣泛應用于高級封裝中，結合中介層基板芯片（Interposer），實現存儲器的數據讀寫。而Interposer的設計隨著HBM的速率上升，信號完整性（SI）和電源完整性（PI）帶來的挑戰越來越大。Interposer的設計人員在初始設計時，為了克服SI 和PI的挑戰，需要有效的仿真方法學指導設計。本文從SI 和PI 角度討論如何設計仿真，并通過實測芯片驗證仿真方法學的可靠性。

1 高速HBM系統信道設計的挑戰

圖1 所示為典型的2.5D 通信系統，HBM 和專用集成電路（ASIC）通過中介層芯片進行數據通信，HBM 單個模塊包含了8 個獨立的數字通道，每一個通道包含了32 根關鍵數據信號線，全部通道共包含1 024 根數據信號線，同時包含了地址、時鐘等信號，總信號超過1 700根。目前HBM的信號傳輸速率由HBM2的2.0 GHz～2.4 GHz 上升到HBM3的7.2 GHz。信號經過Interposer 通道，將會遇到以下干擾因素：信號串擾、碼間干擾、信號插損、信號回損、電源噪聲等等。

圖1 HBM 信號通道

設計人員在設計之初需要充分考慮并利用仿真指導優化，以達到上述信號干擾因素的排除或降低影響。

2 基于信號完整性的優化與仿真

信號通道模型如圖2 所示。

圖2 信號仿真模型

信號層置于第一層與第三層，而第二層是屏蔽地層。基于此模型，首先仿真了線長S 對于信號眼寬的影響，如圖3 所示。

圖3 線長對眼寬的影響

圖3 表明，當信號線物理線長增加，插入損耗（insertion loss）值變大時，在布局HBM 與ASIC在Interposer 上的位置關系時，需要盡可能降低兩者的距離，以確保信號的插損合理可控。除了線長的考慮，還需要考慮線寬與間距的影響。根據實際的HBM 凸點焊球（Bump）的分布得知，預留給HBM 單獨通道的物理高度是一定的，這時候需要通過仿真確定線間距與線寬比。

從圖4 得知，當線間距與線寬的比值達到3 時，眼寬將會有大的提升，大概有8%的眼寬改善，在影響眼寬的因素中，串擾在3 倍間距后影響會大幅減弱，因此對于速率越來越高的HBM系統，需要充分考慮線間距串擾的影響。除上述因素之外，對設計布局布線的重要SI 考量因素還包括電源和地網絡的完備以及硅工藝的特性：包括金屬層和過孔層的厚度、介電層的厚度與介電參數等。

圖4 線間距線寬比與眼寬百分比

3 基于電源完整性的設計優化與仿真

電源網絡的供電可靠性對于HBM系統通信是十分重要的考量。當信號從一端經中介層信道發送到接收端時，電源網絡會有自身的噪聲，對信號傳輸會有干擾，設計人員在針對自己的產品進行設計，需要充分驗證傳輸通道中的電源噪聲的影響，除了電源網絡的阻抗指標，對信道的同步開關噪聲（SSN）等進行充分驗證是十分重要的一步。電源網絡供電示意圖如圖5 所示。

圖5 電源網絡供電示意圖

和傳統的存儲器件相比，超過1 024 根關鍵信號線會同時翻轉，當信號線上的翻轉電流經過供電網絡時，經由網絡的阻抗會產生波動電壓，即為同步開關翻轉噪聲，對于這種噪聲的仿真，目前仿真工具能力的極限無法應對大量傳輸線的場景。需要新的仿真方法學來替代和覆蓋。在此提出倍流流控恒流源方法學（Multiple Current With Current Controlled Current Source，CCCS Method）。圖6 展示了CCCS 方案的示意結構圖。

圖6 CCCS 方法主要方案示意圖

首先，將整個HBM 通信模塊進行局部的S 參數提取，這部分的電路包含了完整的信號與電源地的組成，其余部分可以視為這部分的復制。其次在使用軟件仿真設置時，將這部分的Spice 電路引入流控電流源模塊，將電流節點放大到目標倍數。這樣就可以用局部準確、全局倍流的方式對電源供電網絡（PDN）和全局信號網絡進行電源噪聲包括同步翻轉噪聲的預測。

為了驗證上述方案的準確性與可靠性，在工具可仿真的范圍內做了全仿真與預測式仿真的對比。對比內容包括了電流與眼寬。這里仿真線的數目分別是96、108、120、132、144。而基于12 根線的基礎，應用了CCCS 預測式仿真方法，預測了同樣數目信號線對應的五組實驗。分別得到電流與眼圖的對比結果如圖7、圖8 所示。

圖7 CCCS 方案仿真電流與預測電流的比較

圖8 CCCS 方案仿真眼寬與預測眼寬的比較

圖7 和圖8的仿真結果表明在應用了CCCS 預測式仿真方法可靠地將電流倍數到目標數量，并且與全仿真的的結果接近，線性度好。同時也觀察到一個現象，當預測式仿真的信號線數量越大，與全仿真的結果誤差越小。實驗中，預測式仿真基數為12 根線，仿真條件為常溫下PRBS 碼，提取參數的工具用到了Cadence的XcitePI 和Clarity（3D），電流及眼圖仿真工具為Cadence的SystemSI。至此驗證了CCCS 預測式仿真的準確性與可靠性。

4 基于CCCS的仿真與實驗室實測數據的對比

前述已經闡明了CCCS 仿真方法，可以有效地將局部電源噪聲預測到全局的電源噪聲，包含SSN的影響。這里，基于工具的仿真能力將基于144 根線的全仿真去預測全局超過1 700 根線的噪聲。表1 為選取的144 根線預測式仿真的電流與眼寬的數據趨勢。

表1 基于144 根信號線的CCCS 預測式仿真

在相同的仿真環境下，基于144 根線的全仿真進行了預測式的4 組實驗，使用的碼型為PRBS，可見的是電流的線性增加及眼寬占比的線性下降。預測式的仿真結果表明，基于現有的設計，當同時翻轉超過1 700 根信號線時，常溫下將會有大約2.2%的眼寬的損失。基于相同的仿真環境，選取和搭建了測試平臺，見圖9，在此平臺上做了信號通道眼寬的掃描。

圖9 實驗室測試平臺

在芯片的通道掃描中設置了兩組碼型PRBS 和1010，在這兩種碼型下，分別單獨啟動HBM 模塊的1 到8 個通道（Channel）進行眼寬掃描，得到了圖10 和圖11的掃描結果。

圖10 HBM 模塊8 通道啟動眼寬損失分布（PRBS 碼）

掃描過程中，除去時鐘命令和地址信號，同時翻轉的關鍵信號為DQ/DQS/DQSN/DBI/DM/PAR 等，全通道大約1 280 根，從圖10 和圖11的掃描結果，可以看到單個通道隨著全通道的啟動，受到了不同的影響。其中PRBS 碼測試下，通道3 受到了2 個眼寬單位的損失，這里，每個單位實驗室設定為0.78%眼寬。可以看出，PRBS下通道3 最大損失了1.56%眼寬，1010 碼型下通道3 損失了2.34%眼寬。

圖11 HBM 模塊8 通道啟動眼寬損失分布（1010 碼）

5 結論

本文討論了在2.5D 和3D 封裝形式下，基于信號完整性與電源完整性的考量，介紹了如何仿真優化HBM系統高速信號通道的設計，特別提出了CCCS 預測式電源噪聲的仿真方法，進行了全仿與預測仿的對比，并與實驗室芯片實測數據進行對比，驗證了仿真數據的合理性和一致性。