基于FPGA 的高速光通信測試系統設計

吳立豐，靳英策，鄭宏斌

（中國電子科技集團公司第十三研究所，河北石家莊 050051）

可見光通信（VLC）技術使用可見光作為載體來實現數據傳輸。與傳統無線相比，在通信方面，VLC具有更寬的頻譜，能夠提供更高的傳輸速率，具有更小的錯誤率以及更低的系統功耗。目前，存在多種方法來實現可見光通信系統。然而，當前和現有的研究適合于傳統的無線通信網絡，無法提高系統硬件MAC 的利用效率，因此無法滿足可見光通信網絡的要求。

文中研究了使用FPGA[1]技術實現的VLC，尤其是MAC 與PHY 層之間的通信，并介紹了MAC 層的有限狀態機（FSM）[2]和其他基于FPGA 的硬件設計[3]，以及在嵌入式開發板上的系統實現方法。

1 光通信控制系統設計

下面詳細討論光通信控制系統的MAC 控制器的設計，該系統包含多個集成組件，以實現MAC 控制器的功能。圖1 為基于FPGA 芯片的光通信控制系統架構。

圖1 光通信控制系統架構

文中的研究工作主要集中在FPGA 控制器的設計上，圖2 為MAC 控制器的框架。

圖2 FPGA MAC控制器

在圖2 的框架中，傳輸數據指令由PC 發出，將數據包從RS-232 發送器[4]發送到MAC 控制器，然后通過特定的MAC-PHY 接口[5]將數據進一步傳遞到PHY 層。為了簡化系統設計的驗證，分別為發送器和接收器實現了兩個MAC 控制器[6]。這些控制器比較容易在FPGA 板上實現，以下是每個接口的設計細節。

1.1 RS-232接口

RS-232 是串行數據傳輸標準[7]，其正式定義了數據終端設備（例如計算機終端）和數據電路終端設備（例如調制解調器）之間的信號連接[8]。在該系統中，RS-232 用于MAC 控制器的計算機串行功能，以實現PC 與下位機板之間的通信[9]。RS-232 接口如圖3 所示。

圖3 RS-232接口

基于RS-232 接口，該系統建立了通用異步收發器（UART）機制作為數據傳輸協議，該協議遵循表1給出的幀格式[10]。

表1 UART幀格式

由于未采用UART 的同步時鐘來確保正確的數據傳輸，因此有必要為發送器與接收器的兩側定義一個一致的時鐘，即波特率[11]。波特率是根據以下考慮因素來定義的：電纜長度與特性、系統環境等因素。該系統采用的數據包結構如圖4 所示[12]。

圖4 數據包結構

RS-232 發送器接收PC 串行端口數據包，并完成從串行到并行的轉換。若該指令被解碼為數據傳輸指令，則數據將通過CPU 接口輸入MAC 控制器。

1.2 CPU接口

如圖5 所示，CPU 接口是異步的，通過8 條地址線、16 條數據和芯片選擇線以及讀寫控制線在FPGA 和RS-232 之間實現串行信號與并行信號的轉換。CPU 接口的參數如表2 所示。

表2 CPU接口參數

圖5 CPU接口

1.3 MAC控制器

在系統數據工作流程中，MAC 控制器從CPU 接收數據，并在發送數據時將其打包為通過PHY 接口以指定的幀格式發送[13]。此外，MAC 控制器對來自PHY 接口的數據包進行解碼，并將有效數據存儲到指定的緩沖區中，以便主機在接收外部數據時讀取。

1.4 MAC-PHY接口

該系統使用通用的PHY 接口，MAC-PHY 接口中模擬了PHY 接口的功能[14]。文中引入FIFO（先進先出）控制模塊來處理MAC 與PHY 層之間的數據緩存。FIFO 通過控制器進行操作，以保持內部讀取和寫入操作。系統FIFO 模塊如圖6 所示。表3 顯示了FIFO 模塊的引腳參數。

圖6 FIFO模塊

表3 FIFO引腳參數

2 收發器濾波器設計

RS-232 收發器是高速光通信測試系統穩定工作的保證，因此設計了收發器相應的濾波器。

2.1 接收器低通濾波器設計

低通濾波器[15]的通帶應為基帶信號的帶寬。低通濾波器設計原理如下：首先濾除相鄰的A/D 圖像頻率分量，其次濾除數字下變頻引入的倍頻成分。其中，相鄰AD鏡像頻率之間的最小間隔如式（1）所示。

其中，fl是為中頻信號的下邊緣頻率，fH為中頻信號的上邊緣頻率，fs為采樣頻率，k為整數。數字下變頻引入的倍頻組件的最低頻率如式（2）所示。

f0為中頻采樣后的載波頻率，Bf為中頻信號處理帶寬，fs為采樣頻率，m為整數。

根據過渡帶的選擇原理，可以得出低通濾波器的截止頻率，如式（3）所示。

通過該公式獲得的頻率是低通濾波器的最高截止頻率。

2.2 環形濾波器設計

解調器中接收器回路的環路濾波器直接決定回路的收斂速率，并進一步影響解調性能[16]。環路濾波器原理如圖7 所示。文中使用一種簡單有效的參數設計方法，即首先確定環路噪聲帶寬Bl，然后依次設計其他參數。根據鎖相環理論，正常的環鎖要求Bl<0.1Rb。Rb是調制數據的符號率，取Bl=0.005Rb。Bl的計算公式如式（4）所示。

圖7 環路濾波器原理

其中，ξ=0.707，由此可以計算出ωl。

其次，計算出環路濾波器輸出的有效位寬和環路濾波器系數。根據數字鎖相環的增益公式可以計算出環路增益，如式（5）所示。

其中，K表示總環路增益，C1和C2分別是環路濾波器的系數。Bloop是環路濾波器的輸入數據位寬，Tdds是頻率字更新周期，N是頻率字位寬度，fs是采樣頻率，阻尼系數ξ為0.707。

3 實驗驗證

根據光通信測試系統構建的實驗平臺包括發送器與接收器兩部分。實驗場景是充滿背景光噪聲的走廊通信場景，通信距離為66 m。發射源使用光功率為0.5 W 的紅色LED，并在LED 后面添加一個光學透鏡以收集光束。通信測試系統的接收端使用透鏡和接收放大器來增加傳輸距離，并使用APD 將光信號轉換為電信號。實驗所用的FPGA 板是XILINX ML605 開發板，ADC 是ABACO 的FMC126子卡[17-18]。

設計的實驗傳輸了130 000 組PRBS23 數據。為了測試實時光通信測試系統的性能，對系統的BER指數進行評估。

接收器所接收到的信號強度隨傳輸距離的變化規律如圖8 所示。可以發現，接收電壓的幅度隨著距離的增加而減小。

圖8 不同距離的接收信號強度

圖9 表示系統的BER 性能與傳輸距離之間的關系。實驗數據表明，當距離小于54 m 時，可以實現BER 的有效傳輸。但當距離達到66 m 時，BER 開始增加，這表明系統可以在66 m 的距離上實現有效傳輸。

圖9 系統的BER性能與傳輸距離的關系

光通信系統的功耗來自可見光前端以及發送器與接收器的驅動電路。為了評價系統的功耗情況，測量了驅動電路的功耗，對于FPGA，使用Xilinx Vivado 中提供的功耗分析工具估算其路由的功耗。對每個電路組件，使用公式P=VI來測量其功率。將一個精確的1 Ω 電阻串聯到每個正電源軌（例如Vdd），并使用數字萬用表測量電阻兩端的壓降。

對于MOSFET 柵極驅動器，使用P=CloadV2ccf計算其功耗，其中，Cload包括負載電容（即MOSFET 的輸入電容529 pF）以及從柵極驅動器到驅動器布線的寄生電容。由于無法測量布線的寄生電容，因此使用公式P=VI估算。為此測量了0.006 4%～0.014%范圍內的5 個占空比和3 個脈沖寬度（500 ns，600 ns，800 ns）內的功耗變化情況。根據測量，接收器的功耗不會隨LED 占空比的變化而變化。表4 總結了不同電路組件的功耗。總體而言，驅動電路較為節能，發射器的功耗低于78 mW，接收器的功耗低于50 mW。其中，FPGA 與跨阻放大器占主要功耗，可以通過用ASIC 代替FPGA 來進一步降低功耗。

表4 電路組件功耗表

表5 總結了設計的VLC 系統與OOK 光通信測試系統的功耗對比。可以看出，由于所設計系統的編碼效率較高（每個光脈沖的編碼量比OOK 多10 倍），且傳輸功率較低，因此僅消耗OOK 光通信系統能量的13.6%。雖然正常的VLC 可以使用諸如OFDM 之類的高級調制方案來提高數據速率，但這些調制方案需要具有更高能耗的高端驅動電路，故降低了系統的總功耗。綜合表5 可知，所設計的VLC 系統較常用的OOK 光電通訊測試系統節約能耗約87.9%。

表5 功耗對比實驗

4 結束語

文中提出了一種基于FPGA 的可見光通信技術的實現方案。有限狀態機建模技術已被證明適合描述通信硬件MAC 層系統級別的管控。同時，基于可編程邏輯設計工具的仿真，可以預先驗證每個模塊的信號時序。該系統使用PC 與嵌入式平臺之間的異步串行端口，實現了核心MAC 控制器模塊。該模塊在CPU 和PHY 層之間進行互通，以便用戶可以在PC 與嵌入式平臺之間收發命令和數據。由實驗結果可知，該系統在通信距離、功耗等方面均取得了一定的進步。

未來將建立更高級的系統實現來驗證可見光通信領域中的各種MAC 層協議，從而實現更有效、可靠的傳輸。