太赫茲無線通信關鍵技術設計與仿真

張文翔，汪忱

（博微太赫茲信息科技有限公司，安徽合肥 230022）

隨著計算機集成技術、電子學技術及網絡信息化技術的高速發展，無線通信對帶寬的需求每十八個月就會翻一倍[1]。在信息技術飛速發展的今天，無線通信正面臨著擁擠的有限頻譜資源與日益發展的高速業務需求的矛盾，傳統頻譜資源在2 G 至5 G 通信高速發展的過程中，已經幾乎耗盡。近年來，各種高速需求不斷涌現，用戶對高清電影電視業務質量要求越來越高，無壓縮或壓縮率低的高清電視信號的傳輸也日益增多。如目前常見的已商用化的全高清（Full-HD）的無壓縮數據率為1 920×1 080（分辨率）×25（幀率）×10（位寬bits）×3（RGB 三原色），即1.56 Gbps[2]，更高的4K 高清分辨率如超高清電視（UHDTV）標準的3 840×2 160 解析度，其無壓縮數據率為6.22 Gbps[3]；而3D 電影電視點信號速率為上述點的兩倍即3D-Full-HD 為3.12 Gbps，3D-UHDTV 為12.44 Gbps。更有甚者，據國外媒體報道，日本準備在2020 年使用8K 技術轉播奧運會，聯合國旗下的國際電訊聯盟通過以日本NHK 電視臺所建議的7 680×4 320 解析度作為國際8K 超高畫質電視(SHV)標準[4]，其位寬為12 bit，幀數為120幀/秒，即分辨率為143.32 Gbps。如此高速率的百吉比特數據傳輸目前主要依賴于光纖通信，但在一些臨時的需要移動的場合，光纖通信就不太能勝任。例如：體育賽事的高清直播，攝像機的位置需要不停地隨著運動員而發生變動，因而需要實現從攝像機到電視制作中心的高速視頻信號機動傳送。這樣的應用場合很難做到臨時鋪設光纖線路，而傳統的微波點對點通信設備又不能支持幾吉比特每秒甚至上百吉比特每秒的數據傳輸速率。文中介紹了中國電子科技集團公司第三十八研究所博微太赫茲信息科技有限公司太赫茲通信研究小組進行的220 GHz 太赫茲高速無線通信系統中核心模塊和主要仿真實驗結果。

1 太赫茲高速無線通信收發系統方案設計

1.1 射頻鏈路方案設計

發射機與接收機射頻前端示意圖如圖1 所示，該固態電子學太赫茲通信收發系統基于固態半導體器件，采用“低頻段調制解調+二次混頻+放大”的太赫茲高速信息單工傳輸技術路線。該技術路線有別于直接檢測的方式，無需混頻濾波的OOK、ASK 太赫茲通信系統[5-6]，采用先進的固態電子學器件和數字通信體制，顯著地增加了頻譜利用率，更易于微波鏈路功率級聯。

圖1 發射機與接收機射頻前端示意圖

220 GHz 太赫茲高速通信系統收發射頻鏈路包括發射射頻單元和接收射頻單元。發射射頻單元由中頻上變頻模塊、太赫茲波段混頻器模塊、太赫茲波段濾波器、太赫茲波段功放模塊、時鐘模塊、頻率源模塊和倍頻模塊組成。接收射頻單元由太赫茲波段濾波器、太赫茲波段低噪放模塊、太赫茲波段混頻器模塊、中頻下變頻模塊、時鐘模塊、頻率源模塊和倍頻模塊組成。發射射頻單元將發射信號處理單元輸出的中頻信號經過兩次上變頻后，成為太赫茲信號，并進行功率放大，經過太赫茲波段濾波器濾波。接收射頻單元將經過太赫茲波段濾波器帶通濾波之后的太赫茲信號放大，并經過兩次下變頻，成為中頻信號，然后將中頻信號送入接收信號處理單元中。發射射頻單元和接收射頻單元的頻率源模塊和倍頻鏈路模塊完全相同，用于給混頻器提供高低本振信號。發射射頻單元具有功率控制功能，增益調整范圍不小于30 dB。接收射頻單元具有功率控制功能，增益調制范圍不小于30 dB。

1.2 嵌入式硬件信號處理方案設計

如圖2 所示，在中頻發射單元中，將輸入的視頻原始比特流信息數據送入FPGA，經過緩存后按照信息數據塊（IB）進行M分路和并行處理，使其具有內部生成測試序列選項。每路的每個數據塊插入傳輸幀頭（TS）并經過擾碼后，發送到LDPC 編碼器；M路編碼后的數據發送到一個并行化的MQAM 調制映射與成型濾波模塊，生成并行的基帶調制數據，內部設計加入白噪聲數據和生成單載波的選項，可用于設備自檢；然后經過FPGA 的并行串口轉為高速接口，之前的功能模塊均在FPGA 上實現；FPGA 的高速接口將IQ 復數據送往中頻DAC 子板；中頻DAC 子板將IQ 基帶數據調諧到要求的中頻頻率，并轉換為模擬信號，并輸出低頻段的信號。

圖2 中頻發射與接收單元功能組成示意圖

在中頻接收單元中，輸入的低頻段信號首先進入ADC 子板，經過中頻正交變頻采樣模塊，將中頻信號變換為IQ 正交的基帶信號，并完成IQ 采樣；采樣后的IQ 基帶信號進入FPGA，經過并行化的成型濾波、幀頭捕獲、信道均衡、時鐘同步和載波同步處理，恢復符號數據；然后再將恢復的符號數據送入N路的LDPC譯碼解擾器，恢復出信息數據塊(IB)；然后經過數據合路模塊，輸出原始視頻比特流、信息流到顯示器；同時可存儲一段接收的信息樣本，用于自檢測試。

中頻接收單元采用中頻正交下變頻方案，主要考慮降低ADC 的采樣率和高中頻采樣的要求，以便在進口ADC 芯片受到禁運時，采用國產射頻器件和ADC 芯片替代，當然，由于國內芯片工藝的限制，性能可能略有下降。中頻接收單元采用中頻直接采樣也是非常方便的，只需要選用一款合適采樣率的ADC芯片即可。同理，發端的高速DAC芯片受到禁運時，中頻接收單元將提供可替代的中頻上變頻方案，便于采用國產射頻器件和DAC芯片替代。

2 太赫茲高速無線通信收發系統關鍵技術及仿真結果

2.1 定時同步實驗結果

該系統采用Gardner 算法來實現定時同步，Gardner 算法的核心思想在于對接收的有符號偏差的采樣信號進行低通濾波，恢復成連續信號，然后進行重采樣[7]。Gardner 算法是一種高效的定時同步算法，每個符號只需要兩個采樣點即可進行定時恢復[8]。文中給出了Gardner 定時同步算法的基本算法原理結構圖，并采用Simulink 工具搭建定時同步環路，分別在雙精度浮點數和定點化條件下對定時同時算法的性能進行仿真。

如圖3 所示，Gardner 環中的定時誤差監測采用Gardner 算法，而插值器則采用基于NCO 和拉格朗日立方插值的任意因子插值器，環路濾波是較常見的二階環路。Gardner 定時誤差檢測算法有兩個特點：1）每個符號只需兩個采樣點，并以符號速率輸出誤差值[9]；2）該算法獨立于載波相位[10]。

圖3 Gardner環原理結構框圖

該系統模型模擬了在采樣頻偏為0.01%時，兩倍采樣點的Gardener 在各種信噪比為4.8 dB 時的定時同步性能情況。系統為AWGN 信道，經過下變頻后在基帶進行處理。圖4 分別給出了下變頻后接收到的信號星座圖、定時同步后的星座圖，以及定時同步前后的眼圖比對。

圖4 定時同步前后星座圖及眼圖對比

2.2 載波同步實驗結果

該系統采用面向判決的載波同步算法來實現載波同步。圖5 所示為載波恢復和NCO 結構圖，其由相位檢測器和環路濾波器組成，NCO 由加法器、積分器和查找表組成。I、Q 兩路基帶信號由相位檢測器得到相位誤差信號，再經環路濾波器得到所恢復的載波相位誤差，最后，經NCO 即可恢復載波。

圖5 載波恢復和NCO結構圖

濾波器是在檢相器和NCO 之間的一個低通濾波器，在環路中用來濾除檢相器輸出電壓中的高頻成分和抑制噪聲，并且還可以對環路的校正速度起到調節的作用，并取出電壓的低頻分量去控制NCO的輸出[11]。環路濾波器在Costas 環路中起著非常重要的作用，不僅有低通濾波的效果，更重要的是對環路性能起著決定性作用[12]。

由圖6 可見，在120 kHz 頻偏條件下，載波同步算法能正常進行同步，星座圖收斂到基準點周圍，環路濾波器的輸出在0 值附近波動（鎖定跟蹤過程）。

圖6 載波同步前后星座圖對比（浮點）

2.3 信道糾錯碼仿真

為了降低傳輸過程中的誤碼率、增強糾錯能力，系統設計使用了LDPC 編碼。同時，為了簡化編解碼模塊的實現，系統使用了QC-LDPC 碼。

因為太赫茲高速通信系統通信速率高于5G 系統10 倍以上，實際采用了并行結構，并行LDPC 編碼器由控制器、運算器、指令存儲器、校驗矩陣存儲器和數據寄存器堆5 個部分組成。控制器和運算器是核心單元，其中控制器是編碼器運行時序的控制單元，它生成各個單元的控制信號，在它的協調下各單元可以按既定時序完成操作。運算器完成編碼器所需的各種運算操作，包括矩陣向量乘法、向量模求和以及進行高斯消去的運算。此外，并行結構還包括用來存儲運算指令的指令存儲器，用于存儲校驗矩陣信息的校驗矩陣存儲器，以及存儲中間運算結果的數據寄存器堆。

由于RU 算法是并行實現算法，其并行度等于QC 矩陣的b（這里是128）[13]，所以只需要800 個并行時鐘周期就可以完成LDPC(15360,11520)碼的編碼，待編碼碼流需經過16 到128 位的并并轉換后按順序輸入到RAM0 和RAM1，當RAM0 編碼時，RAM1 緩存；當RAM1 編碼時，RAM0 緩存。LDPC 編碼器將數據編完后同樣按順序送到數據RAM3 和RAM4，RAM3 和RAM4 的數據再經過合路器編成16 bit的并行已編碼碼流[14]。

編碼總延時主要包括串并轉換的延時、LDPC編碼延時、并串轉換延時[15]，上述每一項的最大延時均不超過16 個IB 長度，所以系統的總編碼延時不大于0.5 ms。

相比常見的BPSK 通信系統，該系統由于采用了16QAM 的高階調制方式，因此，符號軟信息在進入譯碼器之前需要進行符號到比特的LLR 信息映射，采用式（1）進行映射[16]：

將符號信息映射成比特LLR 信息后，進行LDPC譯碼迭代算法仿真，圖7 為16QAM+4/5LDPC 的誤比特曲線。

圖7 16QAM+4/5LDPC誤比特曲線

由圖7 可知，當BER=1×10-6時，迭代次數采用符合FPGA 實際情況的17 次，16QAM+4/5LDPC 的Eb/N0門限約為6.8 dB，對比無編碼情況下的編碼增益為14.5-6.8=7.7 dB；當BER=1×10-4時，16QAM+4/5LDPC 的Eb/N0門限約為6.5 dB，對比無編碼情況下的編碼增益為12.2-6.5=5.7 dB，有較好的編碼增益。傳統的高清電視轉播一般誤碼率為1×10-6，而該系統誤碼率可達1×10-8。

3 結論

通過論證太赫茲頻段高速無線通信系統方案，研究適應于高清視頻傳輸的太赫茲鏈路及高速數字處理嵌入式硬件系統。研究成果總結了一種“低頻段調制解調+二次混頻+放大”的220 GHz 太赫茲高速信息單工傳輸技術路線，其可以滿足10 Gbps 的通信需求，解決了高速通信中LDPC 在FPGA 并行化處理的問題，并通過仿真驗證其編碼增益在BER=1×10-6時為5.7 dB，優于傳統系統。且電視轉播一般誤碼率為1×10-6，而該系統誤碼率可達1×10-8，為未來星間無線通信、衛星通信無壓縮直播工程的實現進行了地面模擬與技術驗證。