局域無線時間比對系統中硬件零延遲的實現

李會錦，劉音華,3，李孝輝,3

局域無線時間比對系統中硬件零延遲的實現

李會錦1,2，劉音華1,2,3，李孝輝1,2,3

（1. 中國科學院 國家授時中心，西安 710600；2. 中國科學院大學 電子電氣與通信工程學院，北京 101408；3. 中國科學院 時間頻率基準重點實驗室，西安 710600）

當前，越來越多的行業要求時間比對的精度達到納秒量級。局域無線時間比對系統采用雙向偽碼測距原理，兩地面站互發互收測距信號，通過解析偽距得出鐘差，理論上可以實現納秒量級的時間比對。但是，該系統在對接收信號進行采樣時，如果FPGA的工作時鐘信號和本地1PPS相位不固定，將導致對本地1PPS采樣存在一個工作時鐘的不確定性，不滿足納秒級的時間比對需求。基于此，本文在局域無線時間比對系統的實現中提出一種基于AD9520的相位零延遲方法。不同強度信號下的開關機實驗結果表明：采用零延遲方法，可以消除相位不固定帶來的影響，使開關機帶來的時延變化量保持在0.05ns以內，實現開關機硬件時延一致性。

時間比對；零延遲；雙向測距原理；相位固定；AD9520

0 引言

時間是當今測量準確度最高、應用最廣泛、能夠實現全球高精度傳遞的基本物理量[1]。時間比對技術的應用已經滲入到許多國計民生的重要領域，很多領域都對時間比對的精度提出越來越高的要求。例如5G通信、衛星導航定位和深空探測等諸多領域，要求時間比對的精度達到納秒量級[2]。常用的高精度無線時間比對技術有三種，包括衛星單向時間比對、衛星共視法和衛星雙向時間比對技術。衛星單向時間比對的精度與接收機天線坐標誤差、衛星軌道誤差、觀測站坐標誤差等因素有關，精度約為20 ns左右，不能滿足納秒量級的時間比對[3-4]。衛星共視法消除了衛星鐘的影響以及大部分路徑延遲的影響，時間比對精度約為5 ns，但是這種方法要求進行比對的雙方要接收同一顆導航衛星信號，存在一定的局限性[5-6]。衛星雙向法因其傳播路徑具有對稱性，傳播路徑延遲幾乎可以完全抵消，提高了時間比對精度[7]。但是設備較為復雜，成本高，也不適用于短距離的無線時間比對。

本文研究的無線雙向時間比對系統利用微波通信，在地面的兩終端通過互相發送測距信號的方式進行時間比對，由于兩終端的傳播路徑完全相同，可以抵消傳播時延，提高了時間比對精度，同時也具備便捷性和靈活性。

無線雙向時間比對系統是通過FPGA的工作時鐘110 MHz對本地1 PPS進行采樣，當采樣到1 PPS后，開始發射測距信號。這就要求110 MHz與1 PPS相位固定，但是在實際系統中，FPGA工作時鐘是由外部輸入參考時鐘10 MHz經過倍頻產生的。由于倍頻信號經過電路傳遞后往往具有非固定的相位延遲[8]。如果不設法消除延遲的影響，110 MHz和1 PPS采樣關系將會超前或滯后一個時鐘周期，對后續時間比對的結果帶來誤差。

本文研究了基于偽碼測距原理的無線雙向時間比對方法，分析了雙向時間比對原理和相位固定原理，提出了零延遲的方法，可以實現硬件時延一致性，并進行開關機實驗，對局域無線時間比對系統的時延變化量進行分析比較。

1 局域無線雙向時間比對系統及原理

局域無線雙向時間比對系統的兩終端之間互發互收測距信號，抵消傳播路徑時延，從而實現納秒級時間比對[9-10]。該系統主要分為三個模塊：無線發射模塊、無線接收模塊、數據處理模塊。無線發射模塊主要實現數據的組幀、擴頻、調制、數模轉換，通過上變頻以及功放模塊后由天線發射出去[11-13]。無線接收模塊主要實現對射頻前端下變頻輸出的中頻信號進行模數轉換、解調、解擴、捕獲、跟蹤。數據處理模塊是對捕獲跟蹤后得到的數據進行解幀，得到本地偽距和異地偽距并進行鐘差計算。整體的系統框圖如圖1所示。

在圖1中，進行時間比對的兩終端之間互發互收測距信號，終端作為主站，終端作為從站，主站的無線接收模塊接收從站無線發射模塊發送的測距信號，通過偽碼相關得到本地偽距，通過數據解析，得到從站的偽距，兩者進行鐘差計算。同時將本地偽距寫入主站電文，通過無線信道發送到從站，作為從站接收到的主站偽距。

圖1 局域無線時間比對系統框圖

局域無線雙向時間比對系統所依據的基本原理是雙向時間比對法，即兩測量終端互相發射并接收對方的測距信號，分別對接收到的測距信號進行數據解析，以獲得對面站的偽距信息，最后將解析出的偽距和本地偽距進行差值處理求得鐘差[14-16]。雙向時間比對設備通過微波鏈路交換時間比對信息，如果這個微波通信鏈路是對稱的或者近似對稱的，雙向通信鏈路的傳播時延就可以幾乎完全抵消[17-18]。雙向時間比對原理示于圖2。

圖2 雙向時間比對原理

由以上兩式即可得到主站與從站之間的真實距離和鐘差：

兩終端分別以各自的1 PPS上升沿為計時起點，每次上電將重新對1 PPS進行采樣。兩終端各自的外部輸入時鐘信號和1 PPS之間具有固定的相位關系。外部輸入時鐘信號經過倍頻產生110 MHz的 FPGA工作時鐘信號，然后在FPGA工作時鐘信號下檢測到1 PPS上升沿后開始發射測距信號。如果工作時鐘信號和本地1 PPS相位不固定，則對本地1 PPS采樣存在一個工作時鐘的不確定性。如圖3所示，工作時鐘110 MHz和1 PPS相位不固定，第一次在clk1檢測到1 PPS上升沿，重新加電后在clk2檢測到1 PPS上升沿，兩次采樣最大相差一個工作時鐘周期。

圖3 相位不固定造成的采樣誤差

因此，FPGA的工作時鐘信號和本地1 PPS相位時延固定，是保證接收機開關機時延一致性的關鍵條件。為實現零延遲，本文采用AD9520芯片，通過硬件電路和軟件設置相結合的方法使相位時延固定，以此實現零延遲技術。

2 相位固定原理及實現方法

局域無線時間比對系統的一個重要環節是保證FPGA工作時鐘和本地1 PPS具有固定相位關系，這就要求兩站的外部時鐘參考輸入和倍頻后輸出的FPGA工作時鐘信號之間的相位具有“零延遲”。對于該系統，只需保證兩者之間具有固定的相位關系，即可實現零延遲。

局域無線時間比對系統首先將外部輸入的10 MHz信號送入鎖相環進行相位鎖定，再把穩定的10 MHz送入時鐘模塊AD9520，采用內部零延遲功能使輸出的110 MHz和輸入的參考時鐘10 MHz具有固定的相位關系。已知外部輸入的10 MHz和1 PPS具有固定相位，所以輸出的110 MHz工作時鐘和1 PPS也具有固定相位時延。

2.1 零延遲時鐘技術

零延遲技術指的是時鐘頻率合成器能夠提供與時鐘參考源有固定相位差的輸出信號。零延遲模塊至少需要3個模塊：第1個模塊是鎖相環（PLL），主要通過不斷地調整輸出信號的相位，使輸入、輸出相位差保持固定[21]。第2個模塊是具有匹配傳播延遲的兩個（或更多）輸出驅動器，該模塊可以使多個輸出通路的延遲保持一致。第3個模塊是PLL反饋路徑中的可變延遲元件，該模塊通過設置延遲量調節PLL輸入和輸出的相位關系[22]。在零延遲技術中，還要求從零延遲模塊輸出到目標器件具有等同的互連延遲，它是保證目標器件實現時鐘沿對齊的關鍵。零延遲模塊架構圖如圖4所示。

圖4 零延遲模塊架構圖

在零延遲模塊中，具有匹配傳播延遲的兩個輸出驅動器可以將從PLL產生的信號到輸出驅動器的傳播時延抵消，使不同輸出驅動器的時鐘沿對齊。在反饋路徑中，將B點信號經過可變延遲元件送入PLL輸入端。反饋信號和輸入參考時鐘在PLL中經過鑒相器使輸出的信號B超前A點信號一個可變延遲量[23]。將可變延遲設置為輸出驅動器傳播延遲與互連延遲之和，這樣C點的時鐘沿就與A點的時鐘沿重合，而A點時鐘沿與輸入參考時鐘沿重合，因此，輸入信號與目標器件1的時鐘沿對齊，同理目標器件2也與輸入信號的時鐘沿對齊，時序圖如圖5所示。

2.2 時鐘芯片AD9520的零延遲功能

AD9520芯片是ADI公司的一款時鐘芯片，可實現時鐘分配功能，其最具特點的功能是零延遲功能。AD9520的零延遲分為內部零延遲和外部零延遲。外部零延遲是從外部訪問PLL反饋路徑，這就要求零延遲架構能夠支持外部扇出緩沖器。而內部零延遲也能滿足相位需求，并且操作簡單，所以本文采用內部零延遲。它是通過將通道分頻器0的輸出反饋至PLL N分頻器來實現的。零延遲功能如圖6所示。內部零延遲模式的信號路線如粗線所示。

圖5 零延遲模塊時序圖

圖6 AD9520內部零延遲功能

AD9520的內部零延遲是通過設置寄存器0X01E來實現的。寄存器0X01E[7:0]一共有8位，其中0X01E[7:5]和0X01E[0]未用到，0X01E[4:3]表示在外部零延遲模式下對反饋環路中的通道分頻器進行選擇，0X01E[2]表示使能外部零延遲，當0X01E[2] = 0時，為內部零延遲模式，一般默認為內部零延遲。當0X01E[2] = 1時，為外部零延遲模式。0X01E[1]表示零延遲的使能。因為本設計使用的是內部零延遲，故設置寄存器0X01E[2:1] = 2’b01。

在默認內部零延遲模式下，通道分頻器0的輸出通過Mux3和Mux1（圖6粗線所示的反饋路徑）返回PLL（分頻器）。PLL使通道分頻器0的輸出相位/邊沿與參考輸入的相位/邊沿同步。由于通道分頻器彼此同步，因此各通道分頻器的輸出與參考輸入同步。又因為輸出0到輸出11之間具有匹配的傳播時延，所以各輸出信號的相位均與參考輸入相位一致。PLL內的延遲和延遲均可調節用來補償輸出驅動器和PLL元件的傳播延遲（相當于零延遲模塊中的可變延遲元件），使得時鐘輸出與參考輸入之間的相位偏移最小，從而實現零延遲。

2.3 局域無線時間比對系統的零延遲實現

局域無線時間比對系統利用偽碼測距原理在兩測距終端分別以自身時鐘（1 PPS）為基準發射和接收測距信號。兩地面基站設備相同，同時向對方進行偽距信號發射，并接收對方信號，然后在接收端對接收信號進行解析，提取偽距信息，計算出兩地鐘差，進而實現兩終端的時間比對。因此時鐘的穩定性和系統時延穩定性直接決定了測距性能。由外部輸入10 MHz參考時鐘信號和1 PPS，由于FPGA工作時鐘為110 MHz，所以首先將外部10 MHz送入時鐘芯片AD9520，由AD9520倍頻后產生3路110 MHz，分別送入FPGA，AD9122（DA芯片）和ADS5402（AD芯片）。局域無線時間比對系統的時鐘拓撲圖如圖7所示。

圖7 局域無線時間比對系統時鐘拓撲圖

從圖7可知，外部輸入的參考時鐘是10 MHz，FPGA的工作時鐘為110 MHz，當110 MHz的上升沿到來時對外部輸入的1 PPS進行采樣，采到1 PPS為高電平后開始發射信號。若要確保局域無線時間比對系統開關機硬件時延一致性，則需要每次采樣有固定的時延，即FPGA工作時鐘信號110 MHz和1 PPS之間的相位關系固定，否則將會對采樣造成一個時鐘周期的不確定性。如圖8所示。外部輸入參考10 MHz和1 PPS之間具有固定相位差，由10 MHz產生的110 MHz與外部輸入參考10 MHz的相位差為。當相位關系2不是固定值時，重新加電后110 MHz對1 PPS的采樣將可能產生一個時鐘周期的偏差。

圖8 零延遲對時間比對重要性示意圖

因此在保證外部輸入參考時鐘10 MHz和1 PPS具有固定相位的前提下，還需采用AD9520時鐘芯片零延遲功能使輸出的110 MHz和輸入的10 MHz之間有固定的相位關系。

3 開關機硬件時延一致性實驗

為了驗證局域無線時間比對系統的零延遲功能，設計開關機實驗，并分析時間比對的偏差。外部輸入參考時鐘為10 MHz，采樣頻率為110 MHz。外部輸入時鐘基準1 PPS，并且參考時鐘10 MHz和1 PPS之間相位關系固定。偽碼速率為10.23 MHz，偽碼周期為1 ms。發射端的發射功率為0～25 dBm，接收靈敏度優于-102 dBm。

本文分別在強信號和弱信號下進行了10組靜態實驗。兩時間比對終端分別設為主站和從站，兩站的天線距離為9.3 m。主站發射頻率為800 MHz，從站發射頻率為1 450 MHz。兩站的外部輸入信號為同源信號，因電纜延遲不同，故會存在一個鐘差，將兩站外部輸入的1 PPS分別送入SR620計數器采集20 min數據求平均，可得電纜延遲差約為22.635 ns。

在強信號下的時間比對實驗中，發射功率為3 dBm，每秒采集一個鐘差值，持續采集20 min數據，然后對局域無線時間比對設備重新加電。在不更改配置的情況下，繼續采集20 min數據。如此重復進行10次開關機實驗，對實驗數據進行統計分析。結果如表1所示，10組實驗鐘差均值的差值不超過0.038 ns。

表1 強信號下，10次開關機實驗時間比對結果

選取表1中均值相差最大的兩組實驗數據進行分析比較，結果如圖9所示。其中，鐘差為局域無線時間比對系統通過測距原理所得的兩終端之間的鐘差。測試比對結果顯示強信號下兩次實驗所得鐘差相差-0.038 ns，標準偏差相差0.027 ns。

在弱信號下的時間比對實驗中，分別在兩終端的發射端接入35 dB衰減器，發射功率變為-32 dBm。進行10次開關機實驗，分別采集20 min數據進行處理統計結果如表2所示，10組實驗鐘差均值的差值不超過0.05 ns。

圖9 前兩組強信號下硬件時延一致性實驗

表2 弱信號下，10次開關機實驗時間比對結果

選取其中均值相差最大的兩組實驗數據進行比較，如圖10所示。測試比對結果顯示弱信號下兩次實驗所得鐘差相差0.050 ns，標準偏差相差0.081 ns。

圖10 前兩組弱信號下硬件時延一致性實驗

通過上述實驗結果可知，開關機帶來的時延變化量均值不大于0.05 ns，所以采用AD9520內部零延遲功能可以實現局域無線時間比對系統的硬件時延一致性。局域無線時間比對系統所測鐘差與輸入端電纜延遲22.635 ns相差在0.4 ns以內，可見系統硬件延遲不影響時間比對系統的比對結果。

4 結論

本文首先對雙向測距原理進行了分析，基于該原理設計了局域無線時間比對系統，實驗過程中發現，如果開關機前后FPGA工作時鐘和1 PPS相位不固定將會引入一個時鐘周期的誤差。為消除這個誤差，研究分析了相位固定原理，確定了零延遲技術方案，并進行開關機實驗對時延一致性進行了驗證。測試結果表明通過采用AD9520芯片的零延遲功能，系統的開關機硬件時延變化量在0.05 ns以內，實現了開關機時延一致性。該方法適用于開闊環境下小區域納秒量級時間比對。

[1] 李孝輝, 楊旭海, 劉婭, 等. 時間頻率信號的精密測量[M]. 北京: 科學出版社, 2010．

[2] 劉曉剛. 衛星導航定位系統高精度時間同步算法研究[D]. 鄭州: 解放軍信息工程大學, 2008.

[3] 許龍霞. 基于共視原理的衛星授時方法[D]. 西安: 中國科學院研究生院(國家授時中心), 2012.

[4] 梁丹丹. 基于偽碼測距的高精度時間同步技術[D]. 北京: 北京理工大學, 2016.

[5] 湛小蕾. 局域無線時間同步系統收發基帶的設計與實現[D]. 西安: 中國科學院大學(國家授時中心), 2019.

[6] 張倫. 星地時間同步技術的研究[D]. 西安: 西安電子科技大學, 2008.

[7] 陳瑞瓊. UTC(NTSC)遠程復現方法研究與工程實現[D]. 西安: 中國科學院大學(國家授時中心), 2016.

[8] 施清平, 張華勇, 王利威, 等. 基于固定相位延遲的相位生成載波檢測方法[J]. 中國激光, 2011, 38(8): 149-154.

[9] 李夢. 雙向測距與時間同步系統提高測量精度的方法研究[D]. 西安: 中國科學院大學(國家授時中心), 2014.

[10] 方琳. 基于雙向星間鏈路的自主時間同步仿真分析[D]. 西安: 中國科學院大學(國家授時中心), 2013.

[11] 邢立佳. 中頻數字收發信機的設計與實現[D]. 哈爾濱: 哈爾濱工程大學, 2009.

[12] 顧何方. 基于FPGA的全數字中頻導航接收機研究[D]. 合肥: 合肥工業大學, 2007.

[13] 孫洋洋. 雙向衛星時間頻率傳遞技術中若干參數測定與研究[D]. 西安: 長安大學, 2013.

[14] 馬紅皎, 吳華兵, 李夢, 等. 一種雙向測距與時間同步系統的設計與分析[J]. 時間頻率學報, 2014, 37(1): 18-24.

[15] 李夢, 馬紅皎. 載波相位平滑偽距算法在雙向測距與時間同步系統中的應用[J]. 時間頻率學報, 2014, 37(4): 213-220.

[16] 馬紅皎, 李夢, 吳華兵, 等. 雙向測距與時間同步系統中設備時延標定的研究[J]. 時間頻率學報, 2015, 38(1): 30-37

[17] 熊躍軍, 劉蒙瑞, 祝博文. 高精度雙向時間比對同步技術原理與應用[J]. 產業與科技論壇, 2019, 18(22): 70-71.

[18] 舒炳江. 高精度雙向時間比對同步技術原理與應用[J]. 電訊技術, 2009, 49(1): 63-66.

[19] 馬紅皎, 吳華兵, 李夢, 等. 一種雙向測距與時間同步系統的設計與分析[J]. 時間頻率學報, 2014, 37(1): 18-24.

[20] 賀洪兵. 基于GPS的高精度時間同步系統的研究設計[D]. 成都: 四川大學, 2005.

[21] 申紅偉. 應用于FPGA的鎖相環設計研究[D]. 西安: 西安電子科技大學, 2015.

[22] 孫高陽, 劉亞靜, 李秉格, 等. 一種消除反饋延遲的全數字鎖相環[J]. 電工技術學報, 2017, 32(20): 171-178.

[23] 沈曉唯. 鎖相環環路濾波器對輸出信號相位噪聲的影響[D]. 上海: 上海交通大學, 2009.

Implementation of hardware zero delay in local wirelesstime comparison system

LI Hui-jin1,2, LIU Yin-hua1,2,3, LI Xiao-hui1,2,3

(1. National Time Service Center, Chinese Academy of Sciences, Xi’an 710600, China;2. School of Electronic, Electrical and Communication Engineering,University of Chinese Academy of Sciences, Beijing 101408, China;3. Key Laboratory of Time and Frequency Primary Standards, Chinese Academy of Sciences, Xi’an 710600, China)

Currently, more and more industries require the accuracy of time comparison with nanosecond magnitude. The local wireless time comparison system adopts the principle of two-way pseudo-code ranging. Two ground stations send and receive ranging signals to each other. The clock difference is obtained by parsing the pseudo-range to achieve time comparison with an accuracy of nanosecond in theory. When the system is sampling the received signal, if the phase of the FPGA working clock signal and the local 1 PPS are not fixed, it will cause the uncertainty of a working clock for the local 1PPS sampling, which does not meet the time comparison requirements with nanosecond accuracy. Based on this background, this paper proposed a phase zero delay method based on AD9520 in the implementation of the local wireless time comparison system. The results by switching machine experiment under different intensity signals show that the zero-delay method can eliminate the influence caused by the unfixed phase, it keeps the delay variation which caused by the switch machine within 0.05 ns, and realizes the consistency of the hardware delay.

time comparison; zero latency; two-way ranging principle; phase fixation; AD9520

10.13875/j.issn.1674-0637.2021-02-0092-10

李會錦，劉音華, 李孝輝. 局域無線時間比對系統中硬件零延遲的實現[J]. 時間頻率學報, 2021, 44(2): 92-101.

2020-11-19；

2020-12-05

國家自然科學基金資助項目（11903039）