闡述基于FPGA的高精度頻率計的設計與實現

易顯剛 黃虎城

摘要：隨著電子技術的發展，頻率計的應用越來越廣泛，本文設計了一種基于FPGA的高精度頻率計，該頻率計以FPGA和單片機為核心，能夠高精度的對信號頻率進行測量，在測量范圍、精度和穩定性方面都有優異的性能。

關鍵詞：數字頻率計;計數法;高精度

1 系統的整體設計

本文設計的高精度頻率計硬件部分主要包括寬帶通道放大器、高速比較器、單片機以及FPGA等幾部分組成。系統的運行原理如下：單路正弦信號經過寬帶通道放大器，由放大器進行放大，最大可以得到26dB的電壓增益;在放大以后信號進入高度比較器，由其整形成方波信號，并且輸入到FPGA，由FPGA將方波信號進行分頻，然后計數，最終將結果發送給單片機;單片機在得到技術結果以后，會選擇精度最高的結果，并根據其計算出頻率、時間間隔和占空比等信息，并由液晶顯示屏將結果顯示出來。同時，單片機還能夠對FPGA進行控制。為了提高信號傳輸的穩定性，在不同硬件模塊之間，通過“雙絞線”來進行信號傳輸。

2 系統的硬件設計

2.1 供電模塊設計

本文設計的高精度頻率的電源選擇±5V的雙電源;應用了AMS1117-3.3來獲得3.3V的電壓，這樣可以保證電壓穩定保持在3.3V，不受負載影響;接口芯片、FPGA和單片機的供電由FFC線、杜邦線和通用串行總線接口來完成。

2.2 寬帶通道放大器

本系統采用OPA847作為寬帶通道放大器，該芯片是一種寬帶、極低噪聲電壓反饋運算放大器，具有較高的穩定性。其帶寬可以達到3.9GHz;壓擺率達到950V/μS;輸入噪聲0.85nV/√Hz。

2.3 高速比較器

本系統采用TLV3501芯片作為高速比較器，這是一種軌至軌高速比較器，軌至軌時間為4.5ns，比較速度非?？?，能夠比較的信號頻率范圍也比較大，可以達到100MHz。

在本系統中，采用了SOIC封裝方式來進行OPA847和TLV3501的封裝，并且應用了同樣的引腳排列方式，通過這樣的設計，能夠使印刷電路板可以同時供這兩塊芯片兼容使用。印刷電路板中的信號傳輸線設計的盡可能的短，并且采用平面銅對底線進行了覆蓋，采用了共點接地的方式。

2.4 FPGA

本系統中采用了Cyclone-EP4CE6E22C8N芯片，這種芯片的優點，其穩定工作晶振頻率可以達到50MHz，可穩定倍頻至100MHz，能夠實現數據的并行處理。此外，該芯片的成本和功耗都比較低，因此應用這一芯片能夠對系統的成本和功耗進行有效控制，提高設計的高精度頻率計的應用范圍。

2.5 放大器的穩定性設計

在本系統中，放大器是重要的組成部分，為了保證系統的功能，放大器需要達到絕對的穩定，因此其不僅要避免接近自激振蕩條件，而且還留有一定的富裕量。對于放大器而言，其富裕量越大，其越南產生自激振蕩。本系統中選擇的放大器為OPA847，因此在選擇放大電路參數時，應最大程度上距離其自激振蕩條件遠一些。

在系統運行過程中，不良接地、不充分的供電電源濾、輸入雜散電容、高頻噪聲、前沿校正以及大容量容性負載都可能會影響到放大器的穩定性。因此本系統在設計過程中采用了針對性的設計，降低這些因素的影響。本頻率計采用了整個系統完全共地的接地方式，通過電源旁路電容使電路的穩定性得到了顯著的提升，電源和地之間采用了10μF的電容，并且并聯了一個0.1μF的陶瓷電容;為了降低負載電容的影響，還在輸出端增加了一個串聯電路;選擇的放大器本身具有極低噪聲。選擇了26dB的通帶增益，也有利于其保持最佳穩定狀態。

3 軟件設計

在控制程序的而設計方面，本文以MSP430F5529作為控制核心，由其來進行FPGA和顯示等的控制;Cyclone-EP4CE6E22C8N為信號處理核心，進行方波信號分頻和技術等工作。本系統應用了“多路并行計數法”，主程序流程圖如圖1中所示：

4 性能測試

4.1 頻率和周期測量功能

通過向數字頻率計輸入有效值和頻率不同的正弦波來對數字頻率計的頻率和周期測量功能進行測試發現，該頻率計能夠實現對1Hz～199MHz、10mVrms～1Vrms的正弦波能進行頻率測量，相對誤差在0.0001%，具有優異的性能。

4.2 時間間隔測量功能

通過向數字頻率計輸入兩路同頻同壓有時間間隔的方波信號對時間間隔測量功能進行測試，結果顯示其能夠對100Hz～1MHz、50mV～1V的同頻方波進行時間間隔測量。測量的范圍可以達到1μs～100ms，相對誤差在1%以內。

結論

本文以FPGA和單片機為核心設計了一個高精度頻率計，通過測試發現，該頻率計具有良好的頻率和周期、時間間隔等的測量功能，在測量范圍、精度和穩定性方面都有優異的性能。

參考文獻

[1]王永良， 宋政湘. 基于FPGA的同步測周期高精度數字頻率計的設計[J]. 電子設計應用， 2004（12）：4.

[2]董勃， 王直， 于航，等. 基于FPGA的高精度頻率計[J]. 計算機與現代化， 2021（6）：5.

[3]宋思明， 陳鐵軍， 李垣燊，等. 基于FPGA的高精度數字頻率計[J]. 信息通信， 2019（6）：3.