X波段GaN高效率連續B類功率放大器芯片設計

金 晨，陳 偉，王志宇，郁發新

(浙江大學 航空航天學院，杭州 310027)

射頻功率放大器作為不同載荷平臺雷達和通信系統射頻發射機的核心功率器件，其效率的高低影響著系統的整體功耗.隨著寬帶大規模相控陣等綜合電子系統的飛速發展，如何進一步提升功率放大器在寬工作頻帶內的整體效率性能，成為近年來功放設計的主要挑戰之一[1].

傳統的高效率功率放大器如F類功率放大器[2-3]和J類功率放大器[4-5]通過控制晶體管的二次諧波和三次諧波負載阻抗以提升功率放大器的效率，但由于兩類功放最佳工作狀態的負載阻抗只有唯一解，使得功放的高效率工作帶寬受限.針對傳統的高效率功率放大器的工作帶寬受限問題，Tasker[6]根據波形工程分析方法提出了連續B類功率放大器[7].連續B類功率放大器在傳統B類功放基礎上結合了晶體管輸出的二次諧波，提出了一族基波和二次諧波一一對應的負載阻抗解，可實現與傳統B類功放相同的78.5%的輸出效率.這一族解擴展了功率放大器的負載阻抗設計空間，從而拓展了高效率功率放大器的工作帶寬[1,7].文獻[8]報道了一款高效率連續B類功率放大器，該設計集成度較低，采用分立晶體管和印刷電路板實現.為減小器件尺寸，微波單片集成電路(Microwave monolithic integrated circuit, MMIC)是一種可行的技術手段.然而，基于連續B類模式的功率放大器MMIC芯片很少被報道.文獻[9]對該類功放進行了單級晶體管及其輸出阻抗電路的單片集成，但未實現包含輸入阻抗匹配等關鍵電路的完整MMIC功放設計.

除了晶體管的漏極負載阻抗，晶體管的輸入非線性特性也會影響晶體管的輸出效率[10-11].文獻[12]通過測量單頻點的晶體管輸入端波形和輸出端漏極的電流電壓波形，發現晶體管的輸入諧波分量會導致晶體管輸入波形失真從而使得晶體管輸出效率下降.因此在進行高效率功率放大器設計時，輸入諧波對功率放大器效率的影響不可忽視.

針對上述問題，本文基于0.25 μm GaN HEMT工藝，設計并實現了一款帶輸入諧波調諧的X波段高效率連續B類功率放大器芯片.芯片采用末級管芯輸出、輸入二次諧波調諧技術，以實現寬工作頻帶內各頻點輸出二次諧波阻抗與輸出基波阻抗的逐點對應，有效匹配支持寬高效率帶寬的連續B類工作模式，并進一步結合二次諧波源阻抗牽引技術，將工作頻帶內的二次諧波源阻抗點移入各頻點高效率區域內，以實現功率放大器寬工作頻帶內輸出效率的整體提升.

1 理論分析

1.1 連續B類功率放大器

連續B類功率放大器改善了傳統高效率功率放大器工作帶寬較窄的問題，拓展了高效率功率放大器的負載阻抗設計空間.在所有的負載阻抗解下，連續B類功率放大器的輸出效率與傳統B類功率放大器相同，均為78.5%.圖1為晶體管在連續B類工作模式下，漏極電流端面的漏極波形圖，其歸一化表達式[1,7]為

圖1 連續B類工作模式下晶體管歸一化漏極波形圖

VDS(θ)=(1-sinθ)(1-αcosθ), -1<α<1

(1)

式中α為比例因子.

圖2在史密斯圓圖上給出了連續B類功率放大器的輸出端基波與諧波負載阻抗點，負載阻抗如下：

圖2 連續B類功率放大器晶體管漏極電流源端面的基波和諧波負載阻抗

ZL,f=Ropt(1+jα),

(2)

(3)

ZL,nf=0,n≥3

(4)

式中Ropt為晶體管工作在B類模式下的最大功率輸出時的負載阻抗.

1.2 晶體管管二次諧波對效率的影響

為提高晶體管的輸出效率，研究者通常將優化重心放至影響較為直觀的晶體管輸出端，而輸入端諧波對晶體管效率的影響卻很少被提及.在理論分析中，將晶體管的柵極輸入波形假設為理想的正弦波.然而，當晶體管柵極輸入電壓接近于柵源二極管的自建電壓時，晶體管輸入端柵源電容的非線性特性變強，晶體管柵極輸入電壓被鉗位，使得晶體管輸入電壓失真，產生諧波分量，影響晶體管的輸出效率.

以諧波幅度最為顯著的輸入二次諧波為例，連續B類工作狀態下晶體管的輸入電壓波形VGS可表示為

VGS=VGG+A1cos(ωt)+A2cos(2ωt).

(5)

式中：VGG為柵極直流偏置；A1、A2分別為輸入基波幅值和輸入二次諧波幅值.則根據文獻[10]中方法，可得晶體管輸出電流為

iD(t)=

(6)

式中：h=A2/A1，表示輸入電壓波形中二次諧波與基波的幅值比；Φ為晶體管導通角. 其中f(h)為

(7)

結合式(6)、(7)，對晶體管輸出電流作傅里葉變換可得:

(8)

(9)

晶體管輸出效率η(h)為

(10)

式中φ為基波電流與基波電壓的相位差. 晶體管效率與h的關系曲線圖如圖3所示.由圖3可得，隨著晶體管輸入的二次諧波與基波幅值比例的上升，晶體管在連續B類工作模式下效率顯著下降，無法忽略輸入端諧波對效率的影響，在實際功放設計中需對晶體管的輸入諧波進行優化設計.

圖3 連續B類模式下晶體管輸出效率與輸入二次諧波與基波幅值比h的關系

以單頻點為例，將晶體管的源基波阻抗設為晶體管的輸入基波阻抗的共軛值，晶體管的基波負載阻抗設置為連續B類模式中α=0的負載阻抗值，并對晶體管進行二次諧波源阻抗牽引.圖4為晶體管在B類工作狀態下，晶體管的二次諧波源阻抗牽引結果圖.

由圖4可得，當晶體管的二次諧波源阻抗位于史密斯圓圖的陰影部分區域時，晶體管的輸出效率達到最高.當晶體管的二次諧波源阻抗位于B點時，晶體管輸出效率為70%，B點的阻抗為-j·1.8Ω.隨著二次諧波源阻抗沿著Γ=1的圓向上移動到達A點時，晶體管的輸出效率最差，為42%，A點的阻抗為j·2.3Ω.將A點和B點的阻抗值作為晶體管的二次諧波源阻抗，進行諧波平衡仿真，觀察A，B兩點的晶體管柵極電壓曲線和漏極輸出電壓電流波形.圖5為A，B兩點處的晶體管柵極電壓曲線圖.圖中A:Vgs=VGG+2.6cos(ωt-71°)+0.356cos(2ωt+64°),B:Vgs=VGG+2.58cos(ωt-79°)+0.715cos(2ωt-56°).

圖4 連續B類模式下α=0時，晶體管二次諧波源阻抗牽引得到的PAE等高線圖

圖5 A，B兩點處的晶體管柵極電壓曲線圖

由圖5可得，A點處柵極的電壓失真較大.根據A點與B點與閾值電壓的相交情況，可得A點的晶體管的導通角大于B點處的導通角.因為晶體管柵極處的波形失真主要受輸入二次諧波影響，在圖5上方中給出了A點和B點柵極電壓展開到二次諧波的傅里葉級數表達式.從表達式中可以得到，A點和B點處的柵極基波幅值相近，但是由于A點的輸入二次諧波幅值大于B點，使得A點處晶體管的導通角大于B點.圖6為A點和B點處的輸出電壓電流波形圖. 圖6中陰影面積大小表示晶體管的直流損耗大小.從圖5、6可知，二次諧波使晶體管的柵極輸入波形失真，導致晶體管的導通角變大，晶體管的輸出電壓波形與輸出電流波形交疊面積變大，最終使得晶體管的直流損耗變大，降低了晶體管的輸出效率.因此，在進行電路設計時，應選擇合適的晶體管二次諧波源阻抗以提高晶體管的輸出效率.

圖6 A，B兩點輸出電壓電流波形圖

2 功率放大器設計

本文基于0.25 μm GaN HEMT工藝，采用末級管芯輸出、輸入二次諧波調諧技術及二次諧波源阻抗牽引技術，設計了一款X波段GaN高效率連續B類功率放大器芯片，圖7為該功率放大器的原理圖.本文設計的功率放大器工作頻段為8.0～10.5 GHz，輸出功率大于40.8 dBm.芯片的漏極偏置電壓為28 V，柵極偏置電壓為-2.2 V，采用二級放大結構以提高功率放大器功率增益.在末級和驅動級的晶體管處分別插入RC串聯有耗網絡和LRC并聯有耗網絡，確保晶體管在0～25 GHz達到無條件穩定.末級采用連續B類功率放大器拓撲，拓寬功率放大器高效率下的工作帶寬.末級輸出匹配電路中晶體管輸出電容與外圍電路中的電感構成輸出二次諧波調諧電路，簡化了電路結構.中間級匹配采用帶通濾波器匹配網絡，并且在匹配網絡中插入二次諧波調諧網絡，使得末級晶體管的二次諧波源阻抗落在晶體管的二次諧波源阻抗高效率區域，從而提高放大器整體的輸出效率.因為功率放大器的整體功耗主要在末級管芯上，考慮到版圖尺寸以及設計復雜度上，僅對輸入級管芯的輸入端，輸出級管芯的輸入端和輸出端的諧波分量進行處理.下文將對功率放大器的末級晶體管輸出匹配電路和輸入諧波調諧網絡作詳細分析.

圖7 X波段高效率功率放大器電路原理圖

2.1 管芯尺寸選擇

表1為0.25 μm GaN HEMT工藝的工藝參數.結合設計指標與工藝參數，確定末級管芯尺寸大小為8 μm×100 μm×4 μm，芯片中采用4個8 μm×100 μm管芯并聯實現.驅動級管芯需要提供足夠的線性輸出功率，使末級管芯能夠達到飽和狀態.此外，設計中也需要盡量的減少驅動級管芯上的功耗以提高功率放大器整體的輸出效率.綜合以上考慮，驅動級管芯尺寸采用8 μm×100 μm.

表1 0.25 μm GaN HEMT工藝參數值

表2為8 μm×100 μm的晶體管的在工作頻帶內Load-pull得到的最佳負載阻抗點.根據文獻[13]方法，結合負載線理論和晶體管大信號等效電路，得到8 μm×100 μm晶體管輸出最佳負載為100 Ω，輸出端等效并聯電容為0.32 pF. 圖8為最佳負載阻抗下，8 μm×100 μm的晶體管在9 GHz處的輸出功率和效率與輸入功率的曲線圖.

表2 晶體管在工作頻帶內的最佳負載點

圖8 9 GHz處8 μm×100 μm管芯輸出功率與PAE與輸入功率的關系圖

2.2 輸出匹配網絡設計

功率放大器的末級輸出管芯采用連續B類工作模式.根據圖2和式(2)～式(4)提供的負載阻抗解來對末級輸出匹配網絡進行設計.圖9為末級輸出匹配電路原理圖.在輸出匹配電路中引入了二次諧波負載調諧網絡.圖9中Ropt為末級管芯輸出等效電阻，CDS為末級管芯輸出端等效電容.根據管芯尺寸選擇中得到的8 μm×100 μm的管芯輸出最佳負載和輸出端等效并聯電容，確定Ropt為25 Ω，CDS為1.28 pF.

圖9 功率放大器末級輸出匹配電路原理圖

二次諧波負載調諧網絡的作用是將寬工作頻帶內，晶體管各頻點的二次諧波負載阻抗與基波負載阻抗實現逐點對應，有效匹配支持寬高效率帶寬的連續B類工作模式.在傳統設計中，需要額外引入LC串聯或并聯網絡來對二次諧波負載進行調諧.在本文中，二次諧波負載阻抗調諧網絡將晶體管輸出電容CDS作為輸出二次諧波調諧網絡的一部分，與網絡中的電感L04構成并聯諧振回路，降低了電路復雜度.圖10展示了輸出匹配網絡中二次諧波負載調諧網絡關鍵器件L04和C01對二次諧波負載的影響.

圖10 輸出匹配網絡二次諧波負載調諧網絡關鍵器件L04和C01對二次諧波負載阻抗響應的影響

圖10中二次諧波負載阻抗調諧網絡中L04和C01為關鍵元件.在21 GHz附近的二次諧波高頻段，因為晶體管輸出電容CDS阻抗較低，二次諧波負載阻抗主要受電容CDS影響，因此在優化設計中主要針對16 GHz附近的二次諧波低頻段進行調諧.令二次諧波負載阻抗為R+j·X.比較曲線1和曲線2可得，調節L04可改變與CDS的諧振頻率從而調整16 GHz處的二次諧波負載阻抗點.通過增加L04的值，CDS與L04構成的并聯諧振回路諧振頻率降低，二次諧波頻率點遠離諧振點，等效為二次諧波負載電阻與電抗均趨近于0，總電抗分量X的幅值隨L04增大而減小，使得晶體管的二次諧波負載在16 GHz處更靠近短路點.比較曲線1和曲線3可得，隨著并聯到地的C01容值的增加，C01趨近于短路，與之并聯的L03，C02，C03和50 Ω構成的網絡的阻抗對二次諧波負載阻抗的影響減小，等效為總電阻分量R隨C01增大而減小，使得晶體管的二次諧波負載在16 GHz處更靠近Γ=1的圓.而調諧網絡中L01與L02對二次諧波負載阻抗影響較小，主要在基波匹配電路中起作用.表3總結了輸出匹配網絡二次諧波負載調諧網絡關鍵器件L04和C01對二次諧波負載阻抗的影響趨勢.

表3 輸出匹配網絡二次諧波負載調諧網絡關鍵器件L04 和C01對二次諧波負載阻抗的影響

在實際電路設計時，利用上述分析到的L04和C01對二次諧波負載阻抗的調諧特性，可將整個二次諧波頻段的阻抗曲線收縮至圖10中的曲線4，并配合輸出匹配網絡其他元件對基波負載阻抗進行優化，實現晶體管的基波負載阻抗與二次諧波負載阻抗逐點對應，有效匹配支持寬高效率帶寬的連續B類工作模式.二次諧波調諧負載阻抗調諧網絡各個元件取值為L01=20 pH,L02=500 pH,L04=250 pH,C01=540 fF. 圖11為功率放大器末級匹配網絡的網絡響應圖.

圖11 末級匹配網絡的網絡響應圖

由圖11可得，本文所設計的末級匹配網絡的基波阻抗與二次諧波阻抗的響應曲線軌跡與連續B類模式的負載阻抗在α=0～0.5區間內曲線軌跡一致，表明芯片末級管芯工作在連續B類模式.

2.3 晶體管輸入二次調諧網絡的設計

為提高功率放大器的輸出效率，本文通過輸入調諧網絡，將晶體管的輸入二次諧波源阻抗設置在輸出效率最佳區域.本文的工作帶寬為8.0～10.5 GHz，對應的二次諧波頻率為16～21 GHz.在芯片設計中，考慮到芯片尺寸的限制，輸入調諧網絡難以用1/4波長阻抗線來進行設計.因此，本文中采用LC串聯諧振網絡控制二次諧波源阻抗.

圖12為諧振頻率為21 GHz，不同LC取值下，LC串聯諧振網絡在16～21 GHz的響應.將晶體管進行二次諧波源阻抗牽引，得到如圖13所示的晶體管在8.0、9.0、10.5 GHz二次諧波源阻抗的高效率區域.在圖13中圓圖上標注的陰影面積內，晶體管的輸出效率均大于66%.由圖12可得，當C增大，L減小時，LC網絡的Q值降低，帶寬變寬，此時響應曲線更易集中在工作頻帶內二次諧波源阻抗的高效率重疊區域.但是，C的增大使得LC網絡的Q值變低，串聯LC網絡在基頻時容性增強，這使得插入串聯LC網絡后的晶體管基波源阻抗的Q值變高，造成中間級匹配電路阻抗轉換比變高，惡化了中間級匹配電路的插損性能.根據上述分析，折中考慮，最終確定輸入調諧網絡的諧振頻率為21 GHz，L取0.16 nH，C取0.350 pF.

圖12 相同諧振頻率，不同LC取值下，LC串聯諧振網絡在16～21 GHz的響應

在確定完晶體管的輸入二次調諧網絡后，中間級基波阻抗匹配網絡按照共軛匹配進行設計.中間級匹配電路的阻抗二次諧波頻率響應曲線和工作頻帶內二次諧波源阻抗的高效率區域如圖13所示.

圖13 末級晶體管源阻抗頻率響應曲線與晶體管二次諧波源阻抗高效率區域

圖13給出了在末級管芯輸入端端面處功率放大器中間級匹配電路的頻率響應曲線和芯片工作頻帶內晶體管效率大于66%的二次諧波源阻抗區域.由圖13可得，優化后的串聯調諧LC網絡使末級管芯的二次諧波源阻抗均落在相應工作頻段下效率大于66%的區域內，提高了功率放大器在寬工作頻帶內的整體效率.

3 測試結果

圖14為本文設計的X波段高效率功率放大器的芯片照片，芯片尺寸面積為3.2 mm×2.4 mm.在實際測試時，考慮到功率放大器的散熱問題，將功率放大器芯片用金錫合金共晶燒結在鉬銅載片，優化功率放大器的散熱性能，對本論文設計的功率放大器進行在片脈沖測試，脈沖條件為100 μs脈寬長度，10%占空比.圖15為功率放大器的測試環境照片.功率放大器芯片在片測試系統由矢量網絡信號分析儀、函數信號發生器、微波信號源、功率計、直流電源、30 dB衰減器和自制的脈沖調制板組成.具體使用的儀器由表3列出.S參數測試方法框圖和大信號性能測試系統框圖如圖16所示.因為芯片工作在脈沖條件下，需要通過函數信號發生器和電源脈沖調制板對芯片的直流供電進行脈沖調制，并且將函數信號發生器的同步信號輸入到微波信號源，使功率放大器的輸入功率與供電脈沖電源信號同步.在進行系統校準后，對功率放大器的S參數和大信號性能進行測試.

圖14 功率放大器芯片照片

圖15 功率放大器測試環境

圖16 功率放大器測試系統框圖

表4 測試所用儀器

圖17為芯片的小信號性能曲線圖.圖18為芯片的飽和輸出功率狀態下的輸出功率，功率附加效率和功率增益仿真值與實測值的對比圖.測試結果表明，在8.0～10.5 GHz工作頻帶內芯片的小信號增益為23.6～25.6 dB，輸入回波損耗小于-10 dB，飽和輸出功率為40.8～42.2 dBm，飽和輸出功率附加效率為51.7%～59.0%，功率增益為19.8～21.2 dB.圖17(b)中小信號增益仿真值與實測小信號增益值相差較大，此處差異為晶圓廠商的工藝線波動造成的，具體表現為該批次晶圓中的晶體管的閾值電壓大于PDK模型中的標稱閾值電壓.圖19為9.0、10.0 GHz下該功率放大器的三階交調失真隨輸出功率的變化曲線圖.三階交調失真測試時的輸入雙音信號頻率間隔Δf為20 MHz，圖19中f1

圖17 S參數曲線測試結果與仿真結果對比圖

圖18 大信號性能測試結果與仿真結果對比

圖19 輸入信號中心頻率為9.0 GHz，雙音信號間隔為20 MHz條件下，功率放大器的三階交調失真隨輸出功率變化曲線圖

表5為X波段高效率功率放大器芯片性比表.由表5可得，本文設計的X波段功率放大器芯片在帶寬和效率上均具有良好性能.與文獻[14-15]中的功率放大器相比，在工作帶寬和輸出功率等主要指標相近的情況下，本文設計的功率放大器具有更高的工作效率.與文獻[16-18]中的功率放大器相比，在輸出效率和輸出功率等主要指標相近的情況下，本文設計的功率放大器具有更大的工作帶寬.測試結果表明，芯片在27%的工作帶寬下，輸出功率大于40.8 dBm，功率附加效率高達59%，芯片尺寸面積為3.2 mm×2.4 mm.

表5 X波段高效率功率放大器芯片性能對比

4 結 論

1)芯片末級管芯輸出匹配網絡利用晶體管輸出端的寄生電容，與匹配網絡中的電感構成LC并聯調諧網絡，有效匹配支持寬高效率帶寬的連續B類工作模式.

2)在末級管芯的輸入端進一步結合了二次諧波源阻抗牽引技術，通過LC串聯調諧電路，將工作頻帶內的二次諧波源阻抗移入各頻點高效率區域，實現功率放大器寬工作頻帶內輸出效率的整體提升.

3)該功率放大器芯片基于0.25 μm GaN HEMT工藝設計并流片驗證測試.測試結果表明，該功率放大器的工作頻段覆蓋了X波段的主要頻帶.在27%的工作帶寬下，功率放大器的輸出功率大于42 dBm，功率附加效率高達59%.