一種Ka頻段高密度高集成瓦式T組件的設計*

羅 鑫

(中國西南電子技術研究所，成都 610036)

0 引 言

目前，二維有源相控陣按照組裝方式主要分為磚式和瓦式[1-2]。磚式結構是芯片放置方向垂直于相控陣天線陣面孔徑，電路采用縱向集成橫向組裝，由于縱向不受限于半波長可根據設計需求擴展，Z向尺寸大，因此，這種結構集成度較低，在實際應用中很難實現中大型陣列規模并保證TR組件長期可靠的工作[3]。而根據系統應用的要求和技術發展情況,有源相控陣天線正朝著小型化、高性能、低成本等方面不斷發展[4]。若繼續采用集成相對較低的“磚式”結構方式，有源相控陣天線很難實現小型化、輕重量設計。

隨著頻段的不斷擴展，瓦式TR組件在有限的半波長平方內難以完成高密度集成TR組件設計[5]。當前微波及毫米波器件的制造工藝主要分為以互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor,CMOS)或雙極互補金屬氧化物半導體(Bipolar CMOS,BiCMOS)為代表的硅基半導體工藝和以砷化鎵(GaAs)或氮化鎵(GaN)為代表的III-V族化合物半導體工藝兩大類。GaAs(或GaN)工藝制造的元件的優勢在于可以獲得較大的輸出功率和較低的噪聲特性，但另一方面，該工藝也存在集成度低、成本高、無法集成大規模數字電路、工藝一致性較差等問題。CMOS是一種基于硅襯底和標準制造流程的集成電路工藝，雖然在最大輸出功率和噪聲性能方面遜于GaAs工藝，但具有集成度高、功耗低、成本低等優勢，已成為制備大規模集成電路的主流工藝技術。而瓦式TR組件的器件采用唯一一種毫米波器件制造工藝，難以同時滿足集成密度、功能密度、射頻性能以及可實現性的需求[6]。此外，當收發天線陣面共口徑，同時工作使用時，需要在TR組件的末級或者前端放置濾波器，保證接收天線的靈敏度，而通常瓦式天線陣面和濾波功能層分離模塊設計，難以實現整個天線的低剖面。

針對上述分析，本文基于瓦式架構，為解決安裝空間受限的問題，并且保證一定功率的輸出，提出了一種采用CMOS工藝與GaAs工藝相結合的芯片異構集成方案，充分發揮了CMOS工藝強大的數模混合集成能力和化合物半導體工藝優異的射頻性能，并將兩類芯片在平面內直接異構拼裝，在集成密度、功能密度、射頻性能以及可實現性等多個方面獲得了良好的平衡。利用成熟的多層印制電路板(Printed Circuit Board，PCB)技術，將濾波功能層二維平面一體化集成，通過層間垂直互聯實現與天線連接，降低組件的縱向高度。該組件具有良好的工程實現性，可靠性高，有效減少了毫米波有源相控陣天線組件的芯片數量，降低相控陣天線T組件成本，簡化了外圍電路，提高了橫截面的集成度。

1 系統組成和工作原理

在測控通信領域，由于Ka頻段相控陣天線的發射鏈路和接收鏈路通常為全雙工工作狀態，且發射鏈路和接收鏈路的工作信號均為連續波信號形式，接收和發射信號工作頻率相隔較近，為確保收發鏈路正常工作，相控陣天線需保證收發通道之間的隔離度要求，為此相控陣發射天線和相控陣接收天線往往采用分開設計，將相控陣天線的T組件和R組件分別進行獨立設計，如圖1所示。由于陣面橫向口徑空間受限，接收天線與發射天線雖然分開設計，但間隔很近，空間隔離有限，為了使得功放發射時耦合到接收通道發射頻點功率不飽和，在R組件前端增加一級濾波器，濾波器位于接收通道的最前級，因此在確保足夠帶外抑制的同時必須嚴格保證極低的損耗，才能盡量降低R組件的噪聲系數。同時功放工作時耦合到接收通道中接收頻點上的噪聲功率不影響正常信號接收。在T組件末端增加濾波器，本文要求20 dBc的帶外抑制和小于等于1 dB的插入損耗。

圖1 Ka頻段相控陣天線原理框圖

T組件作為Ka頻段相控陣天線的核心部件，由于Ka頻段發射天線相鄰陣元之間半個波長長度間距狹小，每個發射陣元后端要依次連接功放芯片、移相器芯片等器件，導致T組件沒有足夠空間來安置，采用常規的T組件集成方法非常困難。本文采用基于兩種工藝的套片集成方案，以4×4為子陣進行模塊化設計。圖2給出了本文T組件的原理框圖，每個通道射頻信號先1分2功分，然后經8通道CMOS多功能集成的單芯片移相放大，最后經末級GaAs功率放大器再次放大濾波后送達天線。每8個通道共用1個8通道CMOS多功能集成的單芯片控制移相和放大信號，9個芯片就可以實現8個通道功率分配、相位移相、功率放大的功能。

圖2 瓦式T 組件原理框圖

2 瓦式T組件集成設計

2.1 架構設計

為了保證在掃描角范圍內不出柵瓣，相控陣天線要求陣元間距d滿足

(1)

式中:λ為波長，θmax為最大掃描角。取最大掃描角為60°，可計算出陣元間距應小于等于0.536λ。本文發射陣元間距取為5.5 mm，在5.5 mm×5.5 mm單元面積內集成所有芯片、濾波電容、饋電和低頻控制焊盤、射頻接口等功能單元，各通道實現功率放大、移相衰減、信號濾波的功能。根據圖2的工作原理，該T組件分為三大功能層，分別是天線濾波功能層，結構封裝功能層和射頻功能層，如圖3所示。

圖3 Ka頻段瓦式T組件集成架構

天線濾波功能層包括輻射陣面、濾波器，采用多層PCB 技術，一體集成，實現信號的濾波和發射。結構封裝功能層包括上、下腔體和射頻接插件，主要作為射頻和低頻接插件、多層電路板和芯片器件的載體，實現組件的氣密封裝。射頻功能層包括芯片器件和多層電路板集成的射頻網絡和饋電網絡，實現功率分配、射頻信號相位移相、功率放大的功能。

2.2 T組件專用多功能芯片套片

組件以5.5 mm為單元間距，4×4子陣設計，在有限的空間同時滿足小間距高密度集成和優良的單通道射頻性能，傳統GaAs多功能集成芯片已經不能滿足集成需求。采用CMOS工藝的多通道多功能集成的單芯片代替，而單片的CMOS多通道多功能集成芯片很難滿足發射功率的需求。為了在集成密度和射頻性能取得良好平衡，本文提出一種基于8通道CMOS多功能集成的單芯片作為核心芯片(Corechip)，并級聯8個相同的GaAs工藝制造的功率放大器芯片,2.5維異構集成。8通道CMOS多功能芯片的單芯片集成了模擬電路、數字電路和射頻電路，實現了對信號的預放大、數字幅相控制、增益隨溫度變化自動補償的功能，如圖4所示，每個通道功率的輸出P-1 dB為5 dBm，芯片面積約15 mm2。Corechip芯片集成度和功能密度的提高，有效減少了芯片數目的同時簡化了外圍電路的設計，提高了單元電路面積的集成度，從而解決了空間受限的問題。圖5和圖6給出了芯片的測試數據。

圖4 8通道CMOS多功能集成的單芯片原理框圖

(a)芯片8通道間幅度一致性測試

圖6 25 GHz時芯片單通道64移相態

同時外部與GaAs工藝制造的功率放大器芯片(面積約2 mm2)2.5維異構集成，由8通道CMOS多功能集成的單芯片輸出多路移相、放大后的射頻信號給GaAs功率放大器芯片，輸出功率P-1 dB為22 dBm，彌補8通道CMOS多功能集成的單芯片輸出能力不足的問題，保證每個通道的輸出功率。兩種工藝芯片的異構，發揮了采用CMOS工藝的Corechip，具有集成度高、功耗低、成本低、多功能的特點，而GaAs工藝制造的功率放大器芯片具有效率高的優點，實現了構建的8通道在集成度和功率之間的一個平衡。8個通道的總面積為242 mm2，每8個通道需要9個芯片，芯片總面積為31 mm2，約占8個通道總面積的12.8%。

2.3 瓦式T組件濾波功能層二維平面一體化集成技術

收發共口徑相控陣天線全雙工工作時，為保證收發組件之間的隔離度，在收發組件的前級要增加一級濾波器，傳統的磚式在X-Y平面上集成，導致縱向尺寸大，而瓦式T組件通常組裝濾波器的方式是垂直于T組件的芯片面，縱向組裝。根據瓦式架構多通道周期平面拓展的布局特點，本文利用多層復合板高密度集成技術設計了一種高容差埋置型支節耦合濾波器，將各通道對應濾波器單元在X-Y平面內等間距周期性展開，構建出與瓦式橫向集成縱向組裝架構相匹配的濾波功能層，以此替代傳統濾波器單通道分離縱向集成的方式。天線和濾波功能層通過層間垂直互聯，一體化設計，以毛紐扣壓接方式直接安裝在T組件上，實現與T組件一體化集成設計，解決了收發信號相互串擾嚴重的問題，降低了T組件的Z向高度，簡化了互連，降低了成本。圖7為實測天線和濾波器集成后的增益曲線，在22～23 GHz頻段內濾波器的抑制度大于20 dBc，保證了天線測試時接收天線正常工作。

圖7 濾波器集成后的增益曲線

2.4 瓦式T組件高低頻垂直互聯設計

基于子陣模塊化設計，垂直互聯包括高頻和低頻，高頻主要包括天線陣面和T組件、T組件和功率分配/合成網絡，低頻主要包括T組件和波束控制、波控器和電源模塊。本文采用毛紐扣連接器進行高頻連接，將毛紐扣用上腔體固定在天線濾波功能層和射頻功能層之間。圖8為采用毛紐扣射頻互聯的T組件16通道實際的無源插損。

在低頻垂直互聯方面，子陣模塊對外連接采用高密度彈性插針方式實現。高密度彈性插針連接器的優點在于，不需要對插的連接器，不需要焊接，兩面均通過內部的彈簧設計直接與需要對接電路板的表貼焊盤相連。

3 環境適應性設計

GaAs功率放大器芯片和8通道CMOS多功能集成的單芯片直接貼裝于腔體表面，以利于芯片散熱，以使傳熱路徑熱阻最小。通過采用快速導熱的VC板技術和高效儲熱的相變儲熱技術，將芯片所產生的熱有效地導出去，保證所有芯片器件的結溫能夠在允許的溫度范圍內可靠工作。在熱仿真試算中，設定初始環境溫度為55 ℃，工作一段時間后，組件達到熱平衡狀態時，T組件內部溫度最高的殼溫達到約123.5 ℃。根據結溫=殼溫+熱阻×熱耗，芯片結溫溫度仿真計算結果見表1。

表1 芯片結溫溫度仿真計算結果

GaAs功率放大器芯片和8通道CMOS多功能集成的單芯片最大溝道溫度建議不超過150 ℃，經仿真計算，該T組件可以安全工作。

本文中，選擇4×4陣元為基本單元模塊的規模，將天線濾波功能層面和T組件陣列按每組4×4單元的形式進行分組，每組作為一個復合模塊，天線濾波功能層面通過16個毛紐扣與T組件相連接，多層PCB板嵌套焊接在下腔上，T組件內的GaAs功率放大器芯片和8通道CMOS多功能集成的單芯片安裝在下腔上，以利于芯片散熱。T組件對外射頻輸入連接采用1個SSMP插座，低頻焊盤裸露于下腔背面，采用高密度彈性插針方式實現低頻連接。

為適應平臺環境適應性的要求，采用金屬腔體將所有芯片和多層PCB板包裹在其中的辦法，每個T組件需要單獨封裝并且保證氣密性。T組件的射頻入口采用標準的SSMP插座，用鉛錫焊焊接在T組件的下腔體上。采用鉛錫焊封焊技術對上、下腔體縫隙做密封焊接處理。由于上、下腔之間無螺釘，采用定制的夾具，用于封蓋時對T組件的固定。通過密封測試，組件滿足平臺要求。

4 實物及其測試結果

基于以上的設計分析，成功研制出Ka頻段瓦片式T組件，測試指標滿足整機要求，實測參數如表2所示。圖9為本文所研制4×4 瓦式T組件的實物圖，表3為磚式T組件的參數對比，圖10為T組件16通道幅度和相位一致性測試曲線。

表2 實測指標

圖9 瓦式T組件實物

表3 Ka頻段瓦式、磚式組件參數對比

(a)16通道幅度一致性測試曲線

5 結 論

本文介紹了一種工作在Ka頻段瓦式T組件的集成設計方法，采用CMOS工藝的多通道多功能集成的單芯片作為Corechip的技術路線，突破了基于CMOS多通道多功能單芯片異構集成和應用、帶有濾波功能層瓦式T組件二維平面一體化集成等關鍵技術。基于該方案設計的4×4通道瓦式T組件，在集成密度、功能密度、射頻性能以及可實現性等多個方面獲得了良好的平衡。與同頻段同功能的磚式T組件相比，體積縮減75%，重量降至1/10，具有成本低、質量輕、小型化的特點，能適應不同應用平臺的裝載要求。