組網雷達對抗半實物仿真試驗系統架構設計?

（中國洛陽電子裝備試驗中心 洛陽 471003）

1 引言

組網雷達在增強戰場態勢感知能力和提高武器系統作戰能力與戰場生存能力方面具有特殊優勢，通過對各組網雷達探測數據的融合處理，可得出許多單部雷達得不到的信息［1］，有效提高對目標的發現概率、跟蹤精度、識別能力等。而面對組網雷達，單部干擾機已很難形成有效的干擾，干擾機也走上了協同干擾的道路，其干擾效果相較于一部寬帶干擾機優越得多［2］。

半實物仿真在電子信息裝備試驗鑒定與評估方面具有獨特優勢，具有試驗環境逼真可控、效費比高、可重復性好、保密性好等特點［3］，是實現雷達組網對抗仿真的一種較好的策略［4］。然而傳統的雷達對抗半實物仿真試驗系統主要采用模擬電路設計，采用該架構設計組網雷達對抗半實物仿真試驗系統，將導致系統硬件規模急劇增大，技術難度增加，實現成本高昂，且系統可擴展性與升級能力差。本文基于軟件無線電技術提出了一種新的仿真試驗系統實現架構，可顯著減小系統硬件規模，降低系統技術復雜度與實現成本，增強系統可擴展性與功能可重構性。

2 傳統的雷達對抗半實物仿真試驗系統架構分析

以單部干擾機對抗單部單脈沖體制雷達為例。傳統的雷達對抗半實物仿真試驗系統架構如圖1所示。

其中，顯示與控制分系統主要完成戰情設計、仿真運行控制、試驗信息顯示、試驗結果評估等。雷達模擬分系統主要用于模擬典型作戰對手雷達，生成雷達發射信號，完成目標檢測與處理等。目標回波模擬分系統、雜波模擬分系統分別模擬生成雷達目標回波信號、環境雜波信號。信號注入網絡主要模擬電磁波空間傳播特性、平臺運動特性、天線輻射特性等對信號的影響，完成信號幅度、相位、時延與多普勒頻移等調制，并模擬雷達接收通道，形成雷達和、方位差、俯仰差波束信號；時鐘與本振分系統提供全系統所需的參考時鐘與本振信號等。輔助設備主要完成數據錄取、I/O接口適配、BIT控制等。需要說明的是，為方便直觀顯示，圖中的目標模擬分系統僅畫出了一路信號輸出通道，實際系統一般為多通道設計，干擾機也僅考慮了頻率引導功能，未考慮方位引導功能。

可以看出，傳統的雷達對抗半實物仿真試驗系統架構存在兩個特點:一是信號的生成、傳輸、調制與處理主要在模擬域進行，系統實現中大量采用模擬電路與模擬器件；二是需針對每一路信號（干擾、目標回波、雜波）分別設計獨立的信號注入網絡，以模擬到達雷達接收機各通道的信號，所有信號經模擬域調制并合成后，最后再采樣處理。存在一定的局限性:

1）大量采用模擬器件，導致系統結構復雜、規模龐大，實現成本高、難度大，不利于開展大規模的體系對抗試驗；

2）系統結構相對固定，功能相對單一，可擴展性差，不利于后續能力擴展與升級；

3）器件性能易受環境條件的影響，系統工作穩定性與可靠性不佳；

4）系統標校工作量大，使用維護成本高。

對于組網雷達協同干擾仿真，必須確保每一部組網雷達的發射信號能夠饋入所有干擾機的偵察接收機通道，同時每一部干擾機的干擾信號也能饋入所有模擬雷達的接收機通道。如果仍采用傳統的半實物仿真試驗系統實現架構，將導致系統通道數量成倍增加，造成系統硬件規模龐大，實現成本劇增，技術實現難度顯著增大。

圖1 傳統的雷達對抗半實物仿真試驗系統架構示意圖

3 組網雷達對抗半實物仿真試驗系統架構設計

3.1 系統組成架構

以N部組網干擾機對抗M部組網雷達為例，組網雷達對抗半實物仿真系統基本組成架構如圖2所示。

系統主要由仿真主控分系統、對抗仿真分系統（M個）、組網融合中心及輔助設備等組成。其中，仿真主控分系統主要完成戰情設計、仿真運行控制、態勢顯示、時鐘同步、網絡管理、試驗結果評估等。M個對抗仿真分系統功能完全相同，每個分系統具備組網模式與獨立模式兩種工作模式，既可組網協同工作，也可獨立工作。組網融合中心主要是接收M個模擬雷達上報的點跡、航跡等，完成數據融合處理及對各模擬雷達的控制。輔助設備主要完成試驗數據錄取、I/O接口適配、BIT控制等。各分系統之間通過以太網和反射內存網開展信息交互，反射內存網用于動態試驗戰情等實時性信息的交互，以太網用于初始戰情、仿真運行控制命令等非實時性信息的交互。

3.2 系統實現架構

軟件無線電技術的基本思想是將寬帶的A/D及D/A轉換器盡可能靠近射頻天線，即盡可能早地將接收到的模擬信號轉化為數字信號，最大程度上通過軟件來實現系統的各種功能［5～6］。軟件無線電強調體系結構的開放性和全面可編程性，通過軟件的更新改變硬件的配置結構，實現新的功能［7］。現階段，由于受各種關鍵器件，特別是受模數/數模轉換器采樣速率、工作帶寬、器件處理速度的限制，射頻端對信號進行數字化處理存在一定難度，數字中頻軟件無線電成為理想軟件無線電的一種經濟、適用的折中方案［8］。

為此，在系統設計中引入軟件無線電技術，采用“先射頻采樣，后數字域合成”設計理念。其核心思想是盡可能早地對干擾信號進行下變頻與A/D采樣，重點立足在數字域對采樣后的信號進行調制與處理，最后通過數字域信號合成獲得所需的信號形式。以單個獨立的雷達對抗半實物仿真分系統為例，其典型實現架構如圖3所示。

可以看出，采用新的技術架構后，對干擾信號的調制與處理、干擾激勵信號的生成與調制、目標回波與雜波信號的生成以及信號的最終合成等主要在數字域進行，模擬域的傳輸鏈路很短，主要是完成信號的頻譜搬移。相對于傳統的仿真系統實現架構，新架構具有以下優點。

1）系統結構簡單，硬件規模小，實現成本低，有利于開展大規模的體系對抗試驗；

圖2 組網雷達對抗半實物仿真試驗系統基本組成架構示意圖

圖3 組網雷達對抗半實物仿真試驗系統典型實現架構示意圖

2）系統功能易于擴展，不需要改變系統硬件電路，只需通過靈活加載不同的處理算法，即可實現不同的系統功能，便于系統能力擴展與升級；

3）系統工作頻段可擴展性好，通過更換變頻模塊、本振模塊可方便實現系統工作頻段的拓展；

4）系統通道可擴充性好，在系統運算能力允許的前提下，只需增加少量硬件電路，即可實現系統通道數量的拓展；

5）受環境條件影響小，系統工作穩定性與可靠性較好；

6）系統標校工作量小，使用維護成本低。

軟件無線電的硬件體系結構按照物理介質可以劃分三種:基于通用處理器GPP的體系結構、基于DSP的體系結構和基于FPGA的體系結構。基于DSP和FPGA設計的系統通用性、靈活性較好，開發調試比較容易，性能較好［9］。但對系統開發人員要求較高，需要系統開發人員熟練掌握FPGA和DSP開發專業知識與專業技能，不便于用戶二次開發與系統能力升級。隨著GPU（Graphic Processing Unit，圖形處理器）通用運算能力、并行處理能力與可編程能力的不斷提升，基于CPU+GPU的協同處理架構通過將CPU和GPU兩種不同架構的處理器結合在一起，組成硬件上的協同并行模式，同時在應用編程上實現GPU與CPU協同配合的協同并行計算（CPC），使其成為了最優秀的超級計算平臺之一，CPU主要負責邏輯運算與事務處理，GPU負責并行化程度較高的數據運算［10］。因此，本系統考慮采用基于GPP的體系結構，利用CPU+GPU異構計算平臺承擔部分仿真模型運算與信號處理工作，充分發揮CPU+GPU的協同并行運算處理優勢［11］。硬件平臺采用高性能服務器，操作系統采用實時Linux系統。其優點主要表現在:

1）可基于Visual C++、QT等常用應用程序開發工具進行應用軟件開發，開發難度小，開發周期短；

2）軟件可實現跨平臺移植，便于后期維護、升級與擴展；

3）可方便實現多任務并行，具有極高的吞吐量，適于計算密集型系統開發。如雷達目標回波信號與雜波信號的并行模擬；多路徑效應與天線方向圖的并行計算等；

4）GPU功耗低、性價比高［12］。

3.3 系統關鍵技術

采用新架構后，大大降低了系統的硬件規模與實現難度，提高了系統可重構與可擴充能力，增強了系統的可靠性與靈活性，但同時也對系統的多通道時間同步控制能力、幅相一致性控制能力以及高速信號采集傳輸能力等提出了較高的要求。

1）多通道高精度時間同步技術

由于系統采用先對多路干擾信號分別進行獨立采樣與數字域調制后，再進行多路干擾信號、目標回波信號、雜波信號的合成。因此，多路干擾機信號采樣通道之間必須保持嚴格的時間同步。干擾激勵信號輸出通道亦如此。具體可從三方面解決:一是采用高精度高穩定時鐘源；二是確保多塊采集卡采用同一個高精度時鐘源，并調節時鐘源至各采集板卡的傳輸線長度，確保各采集卡時鐘同步；三是對各采樣通道的采樣起始觸發脈沖進行精確調整，確保嚴格同步起始。另外，對干擾激勵信號輸出通道，還可進一步從數字域對各路信號的輸出時延進行精確校正。

2）多通道幅相一致性控制技術

對于雷達來說，其接收到的多部干擾機的干擾信號分別通過不同的射頻通道進行采樣后再進行合成，那么通道之間的幅相一致性差異將直接影響著信號合成的效果和最終的試驗結果。因此，必須對各通道的幅相一致性進行精確校準與控制。多路干擾激勵信號輸出通道亦如此。校準工作可以在數字域實施。具體方法:試驗前，利用高精度儀表或測量電路對各通道的幅相特性進行精確測量與標定，形成通道幅相特性校正表格存儲于本地；試驗中，通過實時查詢表格獲取各通道幅相特性校正數據，基于數字域對采樣得到的基帶數字干擾信號（或干擾激勵信號）進行相應的幅度、相位校正與補償。理論上，基于數字域的幅相校正可以做到很高的精度，校正誤差主要取決于通道幅相測量設備的測量精度。

3）高速信號采集傳輸技術

為確保干擾信號采樣不失真、大動態和高采樣分辨率，要求ADC具有較高的采樣率和有效位數，導致采樣數據量較大，尤其當干擾信號帶寬較大時，這對系統的采樣數據傳輸、存儲與實時處理能力提出了較高的要求。需要綜合利用高速A/D采樣技術、光纖傳輸技術、高速總線技術、并行計算技術等多種手段，并合理設計系統中頻，實現信號的高速高精度采集與處理。

4 結語

新架構設計顯著降低了組網雷達對抗半實物仿真試驗系統的硬件規模，提高了系統的可重構能力和可擴展能力，增強了系統的可靠性與靈活性，降低了系統實現成本。加以推廣，該架構可用于構建大規模的體系對抗仿真試驗系統，開展基于復雜場景設計的體系對抗仿真試驗。未來，隨著射頻直接采樣技術的成熟與應用，該架構硬件規模將進一步得到縮減，可重構與可擴展能力進一步得到提升，實現真正意義上的通用化、軟件化仿真系統架構。