LDMOS 器件性能研究與綜述

趙婉婉,廖婉奇

(上海電力大學,上海 200090)

前言

功率器件的關鍵在于實現高耐壓和低功耗。作為功率半導體的主力器件,功率LDMOS 器件存在著Ron,sp∝BV2.5(擊穿電壓 Breakdown Voltage,BV；比導通電阻Specific On-Resistance,Ron,sp)的“硅極限”制約關系。在提高器件擊穿電壓的同時,比導通電阻也會隨之而增大。因此打破“硅極限”的制約關系,緩解擊穿電壓和比導通電阻間的矛盾關系,在提高器件擊穿電壓的同時降低比導通電阻,成為功率器件設計時需要考慮的重要問題。LDMOS 器件作為一種功率器件,為了更好的實現器件高擊穿電壓和低導通電阻,研究人員從器件新機理以及新結構等方面出發,不斷尋求的突破點,以便能夠更好的提升器件性能。本文從不同方面對以存在的研究方法以及研究機理展開研究。

1 淺溝槽隔離(STI)技術

在不過多損失Ron,sp的情況下提高BV,在漂移區中應用STI 技術是一種十分可行的方案。漂移區引入STI能在不增加漂移區直線長度的情況下,增大器件體區到漏極之間有效的表面距離,提高器件的擊穿電壓。但是傳統的STI 開態的電流路徑較長,在STI 拐角處電流擁擠,對Ron,sp的影響較大。同時由于傳統STI 的邊緣較深,使得高BV 的LDMOS 很難實現低Ron,sp,因此人們在傳統STI 的基礎上進行創新,從而更好的提升器件性能。

STI 技術因STI 結構的不同又可以分為full-STI 和split-STI,split-STI 的提出是因為full-STI 阻礙了源端到漏端的電流路徑。基于STI 的LDMOS 的不足之處在于：由于電流多集中在STI 的底部邊緣,會產生碰撞電離和熱載流子。STI 中的熱載流子會捕獲電荷,同時在STI 和硅界面因碰撞電離而產生的界面態,都會影響器件的性能。2017 年,Jin 等[1]人提出了一種新型的超淺槽隔離(USTI)和p 型掩埋層的結構,進一步降低比導通電阻同時保持較高的BV,該結構利用漂移區的USTI 結構縮短電流流通路徑減小了Ron,sp,同時使得表面電場變得光滑。2018 年,Liu 等[2]人提出了 H 型的 STI LDMOS 降低器件的比導通電阻。H-STI 能從多方向上增強介質降低表面場效應,使得漂移區耗盡得更完全。同時H 型的STI 降低了高漏電流下器件表面的電場峰值和碰撞電離速率,而器件表面附近仍保留額外的電流路徑,使得器件的比導通電阻降低,改善器件的性能。

淺溝槽隔離技術除了應用在漂移區提升器件BV,STI 還可以為器件提供隔離作用、減少關態電流以及防止相鄰器件間的泄露電流。

2 場板技術

場板是一種廣泛應用于橫向功率器件的電場優化技術,該技術通關過增加場板,在不改變器件比導通電阻的情況下,提高器件的耐壓性能。器件表面電荷會對器件的擊穿電場產生影響,當耗盡區表面存在電力線時,這些電力線會終止在器件的表面電荷上,會受到器件表面電場的影響,耗盡區表面的形狀以及電場的分布都會因此發生改變,從而改變器件的擊穿電壓。場板技術通過在器件表面覆蓋場板,通過改變場板電壓改變器件的擊穿電壓。

通過在氧化物溝槽中引入兩個中心對稱的垂直場板(CDVFP),可以達到提高器件的擊穿電壓以及降低器件比導通電阻的目標[3]。器件中的兩個垂直場板一個與柵極相連,一個與漏極相連。在關態時,CDVFP 在氧化溝槽中引入高電場,在溝槽表面附近形成兩個新的電場峰值,優化器件整體電場。柵場板引起的輔助耗盡效應有助于漂移區達到更高的摻雜濃度。開態時,由于摻雜區濃度較高,使得器件的比導通電阻較小,一定程度上緩解了器件擊穿電壓和比導通電阻的矛盾關系,改善了器件的性能。

Cheng 等[4]人在2019 年提出了一種包含準垂直超結(quasi vertical super junction,QVSJ)和電阻型場板(RFP)的溝槽型LDMOS 器件,在該結構中電阻型場板被嵌入到溝槽中。因為場板的存在能夠調節表面電場分布,消除溝槽電容的影響,使得QVSJ 區域能夠滿足器件平衡的條件。正是因為RFP 的影響,使得器件的寬度以及QVSJ 的摻雜都得到了極大的優化,器件的性能更加優異。而且RFP 的存在幾乎不會增加工藝流程的復雜度,卻讓器件的性能得到了優化。這也是場板技術能夠得到廣泛應用的一個很重要的原因,即在不增加器件制造復雜性的基礎上提升器件性能。

場板技術除了通過嵌入溝槽中與電極相連,還可以直接用在電極上,對器件表面電場進行優化和調整,改善器件性能。雖然場板技術能夠優化器件的表面電場改善器件性能,但是也存在著不足之處。比如對于二維的場板,其電場雖然得到了優化,但是電場分布的距離以及電場分布的均勻性仍存在一定的限制。Zhang 等[5]人在2019年通過研究發現三維的場板能在一定程度上緩解二維場板所存在的不足之處,并且提出了不同密度的三維場板結構(3-D-VDFP),使得器件電場分布的距離以及均勻性得到了極大的改善,器件性能得到提升。同時3-DVDFP 還可以和其他應用于漂移區的技術相結合,進一步提升器件性能。

場板技術與不同電極相連形成不同的場板,如源極場板、柵場板以及漏極場板。研究發現當器件同時采用源極場板和柵極場板時,且結構相同時,柵極場區域對擊穿電壓的影響要比源極場板小。主要原因是因為柵極場板區域的表面電場由柵極場板和阱同時影響,而源極場板區域的表面電場主要是由源極場板優化。所以實際應用研究時,多集中在源極場板對器件性能改善的研究上。

3 槽型技術

為了提高LDMOS 的效率,有學者提出了槽型的LDMOS(T-LDMOS)結構,槽型結構的提出為緩解擊穿電壓和比導通電阻的矛盾關系提供了新的方向。

其中一種是通過在漂移區引入介質槽,達到提高器件耐壓的目的。此種槽型LDMOS 是在漂移區刻蝕溝槽,利用電介質填充溝槽,來維持大部分的表面電壓。溝槽的存在等效于增加了漂移區長度,且介質的擊穿強度通常比硅強得多,對于同樣的BV,器件寬度可以大大減小。而比導通電阻RON,SP是由開態電阻乘以芯片有效面積得到的[6],器件寬度的減小,會降低比導通電阻值。溝槽型LDMOS除了在漂移區引入溝槽,還有槽型電極的LDMOS,如槽柵、槽源等。槽型的源漏拓展了有效的導通面積以及縮短了電流路徑長,降低了器件的比導通電阻,提高器件跨導(split tripe-gate)。槽柵的應用通過減小器件的溝道電阻達到降低器件的比導通電阻的目的。

在研究槽型LDMOS 的同時上,研究學者開始對柵結構展開了研究。2019 年,Wu 等[7]人提出一種階梯分離保護柵(PG)的結構,該結構不僅能夠輔助漂移區的耗盡,還能夠調節垂直電場。同時該結構還減小了米勒電容,降低了器件的柵漏電荷以及轉換損耗,改善了器件性能。2017 年,Ge 等[8]人研究了一種延伸型的三柵器件的性能,發現器件的比導通電阻降低了90%,器件的性能得到了極大的改善。

在提高LDMOS 器件性能上除了以上方法,也有研究學者通過在阱下嵌入p/n 柱[9]或者掩埋層[10],達到提高擊穿電壓,降低比導通電阻的目的。掩埋層的引入可以提供一個低電阻的導通路徑同時減小溝道電阻,從而使得器件的比導通電阻降低。p/n 柱的加入可以通過對漂移區的輔助耗盡效應增強器件的擊穿電壓,通過優化漂移區的摻雜濃度降低器件的比導通電阻。而在襯底上引入懸浮層(floating layer)[11],不僅能夠調節源漏端的電勢分布,還引入了額外的垂直二極管使得器件能夠保持較高的擊穿電壓,一定程度上緩解了擊穿電壓和比導通電阻的矛盾關系,很好地權衡了兩者的關系。

4 結束語

LDMOS 作為一種功率型器件,提升器件的擊穿電壓以及降低器件的比導通電阻,都能夠很好的改善器件性能。本文著重介紹了幾種LDMOS 性能改善的研究方法,展示了人們在改善LDMOS 器件性能上做出的努力以及取得的成就,為進一步研究LDMOS 器件奠定了基礎。