電子電路低功耗設計辦法研究

周翔寧

摘 要 電子電路是現代電子設備中一項重要內容，其對于電子設備的性能，以及在具體應用過程中的功耗都會產生影響，因此，人們加強了對電子電路設計的研究。低功耗是現代電子電路設計的一項重點內容，本文針對電子電路低功耗設計辦法進行全面分析，希望文中內容對相關工作人員，以及整個行業的發展都可以有所幫助。

關鍵詞 電子電路;集成電路;電路設計;低功耗

電子信息技術的不斷發展，出現了大量先進的微型電子設備，這也使電池供電電路不斷興起，特別是智能手機、平板電腦中的電子電路十分典型。同時這也為便攜式儀器的發展的指明了方向，低功耗的電子電路成為現在電子電路設計研究的主要方向。

1電子電路概述

所謂電子電路指的就是電子器件和有關無線電元件構成的電路。電子電路中主要包括放大、振蕩、檢波、調制電路，其在各種電子設備中都得到了廣泛應用。

電子電路能夠將復雜的電子產品內部以直觀、簡潔的方式呈現，這能夠使電子產品安裝、調試、檢修工作人員能夠快速掌握電子產品結構，以及其運行時的原理，從而能夠在電子電路圖的具體指示下，完成各項工作[1]。

從目前電子行業的整體發展情況來看，電子電路在設計時，要將設計重點放在低功耗，通過合理設計，提高電子電路性能，減少其在應用期間的功耗，從而提高電子產品性能，使其能夠滿足現代人們的應用需求。

2電子電路低能耗設計

2.1 異步電路設計

科技的飛速發展使集成電路元件體積逐漸變小，同時，電子設備中采用的單個芯片集成能力不斷提高，這在一定的程度上加大了開發集成電路的困難程度。在該大背景下，異步集成電路在具體應用過程中優勢變得更加顯著，例如，高性能、簡單、功耗低的模塊設計等。同步電路在實際應用該器件，利用統一時鐘完成相應控制，而時鐘管理會增加功耗量[2]。而對于異步電路來說，其在應用時不需要采用統一的時鐘完成對電路的具體運行情況進行管理，因此，電路運行時功耗相對較低。除此之外，由于在電子電路中不存在時鐘驅動器，而是利用任務驅動異步電路，在沒有任務時，可以采取自動方式進行關閉，這可以減少功耗。同步電路與異步電路相比，前者最大始終頻率要對應最大邏輯延遲，這也就導致電子電路在運行時無法全面利用系統性能，而異步電路則未采用全局時鐘，通過對握手信號鏈進行應用，完成對不同模塊間各項工作開展的協調，這能夠最大程度降低了異步電路在運行時的功耗[3]。

2.2 門級層面設計

（1）提取公因子。提取邏輯表達式中公因子是簡化邏輯網絡，降低最終設計電子電路實現成本的一種常見措施。例如，針對一個函數來說，利用變形或簡化方式最終得到多個不同的接收表達式，可見，針對統一函數，可以采取不同邏輯結構實現。雖然，不同邏輯結構在實現的時間和面積上不會存在較大改變，但是，受輸入信號反相率不同影響，也會導致功率出現較大變化。由此可見，在進行電子電路設計時，對于高速旋轉信號的控制來說，負載應盡量小，簡單來說，在條件允許情況下，各項信號要盡量靠近輸出端[4]。設計電子電路時，要全面、正確掌握各個信號活動性，而且要依據每個信號活動性，提取公因子，將電子電路中每一個信號都科學排序到電子電路的各個位置上。

（2）優化門尺寸。針對門尺寸的優化來說，基本思路就是適當減小路徑非關鍵網關尺寸，通過這一方式，降低電子電路在運行時的功耗。若設計的電子電路性能在運行時性能不會受到限制，則可以減小電子電路中所有門的尺寸，進而達到降低功耗的目的。在具體設計時，依據路徑線性化時間約束，然后通過對線性方程進行求解方式，得到整個電子電路的最佳解。因為選擇了低帶寬模塊，這會降低電平轉換時的速度，進而增加短路電流，這一問題的存在，對門尺寸的優化造成了一定限制[5]。此外，我們可以從最小門入手，逐漸增加關鍵路徑，最終采用門大小應以滿足限制要求，而且處于最小化通道切換為標準。

2.3 設計結構層面

（1） 門控時鐘。電子電路中的同步設計功耗主要來自時鐘。對于時鐘信號來說，其通常要驅動一棵大時鐘樹，而這也會導致時鐘樹發生不必要翻轉。如果電子電路在運行期間，其中的某一部分處于執行無用計算或待機模式時，此時，電子電路電路中供電時鐘信號則會成為一個無效信號，這能夠降低時鐘驅動器在運行中的功耗，而從整體情況來看，隨著范圍的增大，電子電路功耗在運行時功耗減小則更加明顯。

（2） 狀態分配。有限狀態機在具體應用時，其狀態分布會影響最終邏輯實現區域，人們在對電子電路狀態分配進行研究時，提出采取兩級或更多級邏輯，這是最小面積編碼的一項關鍵技術，通過對該項技術應用，可以最大程度減少電子電路運行時的功耗。常用方法就是將相關狀態碼科學的分配給狀態編碼，進而最大程度減少因為狀態轉換，從而導致電路出現的各種不同活動。此為，為了合理減少組合有效狀態機在運行期間功耗，改變傳統編碼方案中應用的各項目標函數，同時，要全面考慮組合方案的整體復雜情況，減少功耗。

3結束語

對于電子設備的電子電路來說，在設計時，降低功耗的方法有很多，在具體設計時，可以從不同層面入手，在確保電子電路設計合理基礎上，降低功耗量，提高電子電路性能，使其能夠滿足應用需求。

參考文獻

[1] 楊媛媛.船舶電力系統低功耗電子電路故障準確獲取系統[J].艦船科學技術，2019，41（16）：79-81.

[2] 黨紅云.關于超低功耗集成電路技術的分析[J].河南科技，2019（20）：36-37.

[3] 付貝貝，朱向冰，金慧敏.極低功耗待機電路的研制[J].微型機與應用，2017，36（24）：19-21.

[4] 張帆.一種低功耗數字集成電路自檢電路設計方法[J].科技經濟導刊，2017（16）：76，72.

[5] 葉珍華，楊海鋼，李凡陽，等.大電容負載下的高速、低功耗動態擺率增強電路研究[J].微電子學與計算機，2012，29（12）：75-79.