基于VCO的超寬帶數字調諧振蕩器的設計

田德民，張學成，韋 煒

(中國船舶重工集團公司第七二三研究所，江蘇 揚州 225101)

0 引 言

在現代戰爭中，電子對抗發揮了越來越重要的作用，而有源干擾是一種十分重要的對抗手段，其干擾技術包括壓制式干擾和欺騙式干擾兩種。[1]現代電子戰系統的作戰對象所覆蓋的頻段越來越寬，要實現對作戰頻帶內的作戰對象的有效覆蓋，就需要一種超寬帶、快速捷變和具有數字調諧功能的頻率源。實現超寬帶的頻率源，可以采用的方法包括直接頻率合成技術、間接頻率合成技術、基于VCO的數字調諧技術以及混合式頻率合成技術等。直接頻率合成技術目前常用的為直接數字頻率合成(Direct Digital Synthesizing，DDS)[2]，其具有分辨率高、跳頻速度快的特點，但其絕對帶寬窄[3]，雜散豐富。間接頻率合成技術常用鎖相環(PLL)來實現，但PLL頻率轉換時間長，還存在高分辨率和寬頻帶覆蓋之間的矛盾。[4]基于VCO的數字調諧技術采用單個VCO，具有調制簡單、絕對帶寬較寬、頻率捷變速度快的優點，但也有頻帶內調制增益非線性的缺點?；旌鲜筋l率合成技術是在以上3種頻率源實現方法的基礎上，借鑒各方法的優缺點，根據實際需求場景而選用的一種合成技術，但使用局限性較大，不在本文論述范圍。

本文首先比較了3種頻率源實現方法的優缺點，最終針對現代有源電子干擾的作戰需求，選擇了采用基于VCO的數字調諧技術實現超寬帶數字調諧頻率源。其方法為利用多個窄帶VCO拼接來達到超寬的頻帶覆蓋；利用高速DAC技術和高速運算放大器實現了頻帶內的快速頻率捷變；通過可變增益控制技術來保證了頻帶內不同頻點的調諧一致性；利用線性插值校正表和恒溫的方法保證了頻率源輸出和輸入控制碼的線性，從而實現了寬頻帶、高分辨率、快速捷變、全頻段調諧一致的線性數字調諧振蕩器。

1 實現原理

要實現超寬帶的頻率源，其基本技術手段是將模擬、數字及頻率合成等相關技術通過合理組合得到頻率帶寬、頻率間隔和頻率轉換時間等不同指標的頻率源，以滿足不同應用場合。從技術實現上基本可以分為直接頻率合成(DDS)、間接頻率合成以及數字調諧等。

1.1 直接頻率合成技術

DDS技術一般又可分為直接模擬頻率合成和直接數字頻率合成，其中直接模擬頻率合成一般采用一個或多個晶體振蕩器，所需不同頻率分別由這些振蕩器決定，通常所需的各種頻率可經過分頻、倍頻、混頻以及相應的濾波器組合來實現。直接數字頻率合成(DDS)技術是通過相位查找表，結合DAC以及后端的濾波器，最終得到所需要的頻率。

以直接數字頻率合成為例，DDS技術提出以來迅速在頻率合成領域受到了廣泛關注和大量應用，其基本原理框圖如圖1所示。DDS的理論是基于Nyquist采樣定理，將一個周期的正弦波信號進行相位/幅度抽取量化，量化后的幅度值存儲在ROM中，ROM存儲單元的地址對應相位取樣地址。DDS工作時，在時鐘的控制下，周期性地讀取ROM中存儲的數據，輸出通過DAC和低通濾波器得到所需頻率的信號。[5]

DDS輸出信號表示為式(1)，其中L代表頻率分辨率：

(1)

DDS技術具有相對帶寬寬、頻率捷變速度快、頻率分辨率高、可編程等優點。但是，由于受到器件(DAC、ROM)速度的限制，其最高輸出頻率無法達到很高(目前國內外見諸應用的最高頻率小于3 GHz)，絕對帶寬也就較低，同時其輸出信號雜散寄生分量大，功耗高。DDS較低的最高輸出頻率決定了其絕對帶寬較窄，而要實現超寬帶頻率覆蓋的頻率源，必須通過增加相應的微波模塊來實現頻段的擴展。這就增加了成本和設備量，限制了其適用的范圍。

圖1 DOS基本原理框圖

1.2 間接頻率合成技術

間接頻率合成技術一般通過鎖相環(PLL)的方法來實現。它是一個閉環相位控制系統，利用相位反饋原理，通過比較輸入信號與輸出信號之間的相位差實現兩者的同步，從而達到控制輸出信號頻率的目的。[6]其原理框圖如圖2所示。

圖2 PLL原理框圖

從圖2可以看出，典型PLL電路包含3個功能模塊，即壓控振蕩器(VCO)、鑒相器(PD)和環路濾波器(LF)。鎖相環按其構成方式的不同可以分為混合信號鎖相環、數字鎖相環(DPLL)、全數字鎖相環(ADPLL)和軟件鎖相環(SPLL)等幾種。

針對有源電子干擾而言，通常需要極其快速的調頻反應時間(微秒級)，才能實現時域有效覆蓋和頻域快速響應，達到有效干擾。而無論哪種鎖相環，其均包含有反饋閉環系統，而反饋閉環系統的存在，其優點是頻率鎖定準確，可以抑制疊加到輸入信號上的噪聲，而缺點是鎖定時間過長(大于幾十微秒量級)。當使用與現代復雜電磁環境下的電子對抗系統中，存在多部作戰對象、多部信號持續快速切換時無法實現時域迅速切換和頻域的全覆蓋。同時，PLL還具有可調諧頻率范圍較窄的缺點，無法滿足現代寬帶電子對抗系統的需要。

1.3 數字調諧振蕩器技術

數字調諧振蕩器(DTO)技術是在基于VCO基礎上提出的一種新型的頻率合成方法。它通過接收來自外界的控制碼，最終經過一系列轉換，以實現輸出不同頻率。

DTO技術通常通過VCO[7]來實現。VCO是指輸出頻率與輸入控制電壓之間存在對應關系的振蕩電路，一般分為晶體振蕩器、LC壓控振蕩器、RC壓控振蕩器和微波壓控振蕩器。[8]典型VCO具有倍頻程的調諧范圍。調諧是通過控制電壓來調諧電抗元件(如變容二極管)來完成的。DTO技術實現的振蕩器其相位噪聲與VCO 自身的相位噪聲有關，頻率穩定度與VCO的調諧靈敏度、VCO調諧穩定性等密切相關，而頻率精準度與器件的溫度漂移、輸入電壓的精度有關。同時，由于調諧范圍較大，如果不通過環路濾波器對控制電壓施加合適的濾波，VCO易受噪聲和雜散影響。某X波段VCO原理方框圖如圖3所示。這是一種正反饋模型，通過正反饋不斷放大電路中的信號直至產生穩定的周期性輸出信號。

圖3 FET-VCO原理方框圖

從圖3中可以看出，該VCO采用砷化鎵場效應晶體管(GaAs FET)，依靠控制變容管電壓，得到不同的微波信號?，F在常用的VCO均為單片集成電路的形式，其接口簡單，只需要電源、調諧電壓輸入就可以提供穩定的頻率輸出。外部控制只需控制調諧電壓就可以得到所要的頻率。當需要得到不同的寬帶調制信號時，只需在VCO的調諧電壓上疊加對應的調制信號。

雖然單個VCO就可以提供較寬的頻帶，如AD公司的HMC587頻率覆蓋5～10 GHz，HMC588頻率覆蓋8～12.5 GHz，HMC732頻率覆蓋6～12 GHz，HMC733頻率覆蓋10～20 GHz。但是，要實現多個倍頻程(如6～18 GHz)的頻率覆蓋，單個VCO也無法實現，必須采用多個VCO來拼接。同時，VCO的頻率設置時間取決于其調諧電抗元件(如變容二極管)的電容特性和輸入調諧電壓的反應時間。典型VCO的頻率設置時間在300 ns(2 MHz精度)以內，而選擇高速DAC產生調諧電壓其反應時間也是小于100 ns，這樣整個VCO的頻率設置時間將可以做到小于500 ns。

VCO還有一個缺點是頻率穩定性隨溫度漂移比較大(如HMC587為0.8 MHz/℃)。為了減小頻率漂移必須采用恒溫技術。若要保證2 MHz的精度則要保證溫度恒定在2～3 ℃的范圍，而恒溫技術會相應增加模塊的功耗和體積。

表1 典型單片VCO部分參數表

基于VCO的數字調諧振蕩器技術原理框圖如圖4所示，包括PROM、FPGA、DAC、高速運放、調制校正、可變增益放大器以及VCO。通過接收來自外界的頻率控制字進行查PROM中事先存儲的頻率和DAC控制字對照表，分別控制輸出到VCO的控制電壓以及可變增益放大器的控制電壓，控制包含調制信號的VCO控制電壓，最終輸出需要的高頻微波信號。

圖4 DTO基本原理框圖

綜合以上分析，直接模擬頻率合成技術存在著組成復雜、相應體積質量較大等缺點。直接數字頻率合成技術頻率穩定性好、相位噪聲小、跳頻時間快、頻率步進精，但其工作頻帶受ROM和DAC速度的限制，輸出信號頻率相位雜散較高，頻段窄。間接頻率合成技術采用鎖相環來實現，其具有集成化高、頻率穩定度高等優點，但其跳頻時間較長。而采用壓控振蕩器實現的數字調諧振蕩技術，其工作頻帶受VCO頻帶所限制，體積較大，成本較高。根據以上寬帶頻率源技術存在的優缺點，本文提出了一種新型寬帶數字調諧振蕩器的設計方法，該方法采用多個VCO進行拼接，實現了寬頻率覆蓋；通過調諧線性度補償技術達到了輸入調諧的線性化；采用恒溫控制技術達到高精度頻率輸出；利用調諧碼預置、高速運放和高速DAC，實現輸出頻率的高速切換；同時結合倍頻、濾波等技術手段，對諧波和雜散實現了更高的抑制，可滿足現代電子對抗系統中相關頻率源的需要。

2 系統設計實現

本文研制的數字調諧振蕩器，采用多段VCO拼接的方式，其原理框圖如圖5所示，主要有EEPROM、高速運算放大器、高速DAC、FPGA、VCO、開關濾波模塊等組成，其輸入頻率控制信號為數字信號，輸入調制信號為模擬信號，輸出為寬帶射頻信號。其中VCO模塊安裝在一個恒溫槽內，以保持恒溫，保證頻率的穩定性。

圖5 系統原理框圖

如圖5，輸入頻率控制字送給FPGA，通過EEPROM查表，給出控制信號，分別控制調制信號校正模塊和DAC。二者合成得到的調制信號經過模擬開關控制不同的VCO。不同VCO輸出的射頻信號分別送給后端開關濾波放大模塊。開關濾波放大模塊的功能是濾除帶外信號和諧波信號，消除雜散，并將輸出信號放大至需要的功率電平。

在圖5中，FPGA、EEPROM、調制校正、可變增益放大器、DAC、模擬開關部分屬于數字和模擬電路模塊，VCO及開關濾波放大模塊屬于高頻微波部分。

3 硬件實現

設計實現的DTO原理組成(見圖5)分為數字模擬電路部分和高頻微波部分。

3.1 數字模擬電路部分

數字模擬電路部分組成如圖6所示，主要包括FPGA、MCU、EEPROM、DAC、可變增益放大器以及高速運放等。電路部分的工作流程如下：FPGA接收來自控制端口的頻率控制字，將頻率控制字送給EEPROM查表得到DAC和可變增益放大器的控制碼，DAC輸出的模擬電壓信號和可變增益放大器調理后的模擬調制信號經最后一級高速運算放大器合成處理，最終得到VCO的控制電壓；同時，頻率控制字還在FPGA內生成模擬開關的控制信號，選擇控制電壓送到不同的VCO。圖中的MCU單元具有對外測試的輸入輸出接口，用于實現控制和測試各個VCO，并在外部利用軟件生成存儲在EEPROM中的編碼表，同時提供模塊的維護和數據修正的對外接口。存儲在EEPROM中的編碼表包含可變增益放大器的增益控制碼和DAC的電壓控制碼兩部分。

圖6 數字及模擬部分原理框圖

數字電路采用FPGA和MCU，主要對來自外界頻率控制字進行解析處理，通過EEPROM查表給出DAC的數字碼，使得DAC分別輸出控制可變增益放大器的增益電壓和高速運算放大器的基礎電壓。

采用高速運算放大器一方面對基礎電壓進行調理，另一方面將基礎電壓和模擬調制信號的電壓進行組合，最終得到輸出控制VCO的電壓信號。采用高速DAC和高速運放的組合方式，實現了不同頻率輸出的高速切換功能。

在寬頻帶輸出中，VCO的調諧電壓和輸出頻率為非線性的，而常規使用中，對數字接口而言，其定義為輸入輸出是線性的，所以必須對VCO調諧的非線性進行處理。

典型VCO的特性可以用輸出頻率f與控制電壓Uc之間的關系曲線來表示，如圖7所示。在圖7中，曲線1為VCO原電壓特性曲線，曲線2為理想線性曲線。為達到圖7中曲線2的理想特性，系統中通過自動測試的方法遍歷需要輸出的頻率，然后根據測試數據曲線得到電壓-頻率(頻率控制字)對照表，將其存儲在EEPROM內。工作時，首先將EEPROM內數據加載到FPGA內部的RAM中，然后根據外界輸入數字頻率控制字快速調取RAM表內的數據，給出VCO的控制電壓，經DAC變換后控制VCO。這樣就實現了數字控制碼和輸出頻率的理想線性控制關系。

同樣，從圖7可以看出，在整個頻帶內，VCO的輸出頻率與電壓之間的控制關系為非線性的[9]。當針對同樣的外部輸入調制信號時，要實現全頻帶內調制斜率的一致性必須進行調制增益校正。在圖6中，電路部分利用可調增益放大器結合EEPROM的方式來實現這一功能。通過對VCO逐點自動測試，得到各點要控制的增益值，生成控制增益和輸入頻率控制碼的對照表，并存儲在EEPROM內。在工作時，同樣根據輸入的頻率控制碼調取相應的增益值，達到整個頻帶內調制斜率的一致性。

圖7 VCO控制特性曲線

3.2 高頻微波部分

高頻微波部分組成如圖8所示，主要包括3路VCO、高隔離度微波開關濾波放大模塊。由于所要實現的寬帶頻率源頻率覆蓋寬，用單個VCO無法實現，所以方案中采用了3個VCO拼接的方式。各個VCO分別覆蓋不同頻帶，拼接組合，通過后端開關及濾波組件選擇得到不同頻段內的輸出信號。本設計實現的模塊要滿足諧波、雜散以及快速的頻率設置時間等指標要求，所以選用了高隔離度(>70 dB)、快速響應時間(<100 ns)的開關濾波放大模塊。開關濾波放大模塊不但實現了濾除諧波、雜散的功能，而且對輸出功率進行放大，并且保證了全頻段輸出功率的一致性。

圖8 高頻微波部分組成框圖

4 結束語

本文設計實現的寬帶數字調諧振蕩器，頻率覆蓋6～18 GHz，頻率精度±2 MHz，頻率設置時間<1 μs，諧波<-55 dBc，雜散<-60 dBc，體積小(165 mm*160 mm*50 mm)，質量輕(<2 kg)，可以廣泛適用于現代電子對抗、雷達仿真、電子戰仿真等系統。若采用同樣的方案，選擇不同的VCO，可以實現覆蓋不同頻段，具有不同帶寬的數字調諧振蕩器。