關于低功耗DDR 高速信號的封裝布線方案設計及信號完整性的研究

鄧曉斌

（富智康（南京）通訊有限公司，江蘇 南京 210000）

前言：新時期高新技術突破升級使芯片封裝布線難度提升，相較于PCB，芯片封裝基板線間距更加精細化，對于信號傳輸質量的要求逐漸上升。因此，有必要優化低功耗高速信號布線工作，科學選擇雙層、低成本的高速信號布線方案，探究解決信號串擾情況的途徑，提升其傳輸質量，實現DDR 的高密度、高質量布線。

一、封裝布線工作中基板傳輸線的電性能分析

針對高速信號，有必要科學布置信號線，提升其傳輸質量，結合時域仿真和頻域仿真效果完成布線設計，以下圍繞幾方面探究基層傳輸線電性能：

（一）反射和插入損耗

若想探究高速信號的反射損耗、插入損耗，進一步分析耦合、反射損耗、回流路徑的走線層，需要依托基板結構，構建對應的傳輸線模型，針對不同模型建議設置差異化線間距和線寬[1]。例如構建線寬分別是25μm、25μm、40μm 的模型，對應線間距是25μm、45μm、24μm，此設計形式考慮到加工工藝和布線空間等要素。經過分析發現，線間距和線寬數值接近時，外側（同層地平面）線條的線間距數值大、插入損耗小、信號傳輸能力強。同時，當模型線寬處于相同值時，線間距與插入損耗成反比，和反射損耗成正比，且傳輸效果差。當線間距相同時，線寬和反射損耗成反比，與插入損耗成正比，傳輸性能越強。因此，線間距和線條寬度會影響信號傳輸質量，其中線條越寬，傳輸性能越強。

（二）回流路徑和地平面

通過構建模型可以分析回流路徑的實際情況，向傳輸線提供正?；亓髀窂健ｋp層布線工作中，鄰近地平線會流過返回電流，不過關鍵回流路徑則位于與布線層處于同一地平面的位置。因此，在制定布線方案時，建議重點分析布線層的同層地平面，最大程度地省略布線空間，提升其設計密度。同時，在分析反射損耗、線條傳輸、相互耦合等要素時，借助寬線條加大排列密度，會降低反射損耗，提升傳輸效率，不過耦合會增加；降低密度、加大間距后，信號傳輸質量會受到消極影響。因此，有必要在實際高速布線過程中平衡三種要素，結合空間因素安置屏蔽線，借助隔離信號線的方式制定最佳布線方案。此外，應分析線條間電場的耦合性。當線寬設置為25μm 時，線間距會增加，線條邊緣部位電場隨之下降，因此耦合性降低。線間距控制在25μm 時，線寬的數值越高，電場越小。此外，線條邊緣區域距離地平面較近，因此該區域耦合性較強。

二、低功耗DDR 高速信號的封裝布線方案研究

（一）DDR 結構設計

DDR 結構中一個內存控制器能夠與多個DDR 存儲器相互連接，本課題主要探究利用1 個DDR 存儲器芯片的布線方案。當數據讀取階段，DDR 內存會發送信號；數據寫入階段則從存儲控制區域發送信號，且該部分可以發送地址、時鐘、控制信號，并由內存控制器接收，能夠在時鐘上升、下降區域收集數據信號，達到雙倍速率[2]。該信號主要劃分為4Byte，即四組，每一組中包含8個DQ（信號），其中還包含DQM（數據掩碼）、DQSN、DQS 等，注意同組數據線應處于并列狀態，進而規避時序問題，且對于DQSN、DQS 需要優化耦合設計。

（二）方案分析

方案一中信號線分布包含功能信號線、DDR3 控制結構，第二層為時鐘信號分布。同時，上層地平面相較于上層金屬的參考地作用較小，建議將下層結構金屬設置成走線層，進而節省封裝布線的空間，為后續隔離信號線操作奠定基礎。此外，下層布線區域較為寬松，能夠契合差分時鐘信號自身的緊耦合性，該方案中線間距和線寬均可以設置成25μm。方案一雖然針對信號完成地隔離，不過若想降低串擾情況，有必要再進行優化。方案二相較于前者去除了隔離地，增加了45μm 的信號線距離，同時方案三和方案二類似，二者的線寬差距增加了40μm，線間距降低25μm。設計方案四時，加大了隔離地的數量，針對信號線完成針對性隔離，但由于該課題屬于高密度布線工作，因此可以對信號線按照每兩條1 組的方式進行布線。

（三）方案驗證

1.反射和插入損耗驗證

本課題借助全波仿真電磁場軟件對四個方案的線條DQ 完成分析，具體結果如下：方案一和方案三的插入和發射損耗極為接近，方案二插入損耗是最低值、反射損耗是最高值，方案四中插入損耗是最高值，且信號傳輸能力最佳。因此，在布線工作中，需要充分發揮隔離地作用。若缺少隔離地，會導致線間距增加，降低信號傳輸效率。

2.分析信號串擾情況

信號線之間的串擾情況無法借助插入和反射損耗體現，由于布線空間大小有限，當增加線寬后，無法徹底解決線間串擾情況。當線間距和隔離地不改變時，加大線寬能夠降低信號線的遠端串擾情況，若按照兩條信號線一組的方式進行隔離，可以有效降低信號干擾情況。因為信號線的實際環境相同，均鄰近隔離地線和信號線，因此信號線串擾數值幾乎相同，能夠確保相同信號具有均等的傳輸速率。此外，借助地線隔離方式處理信號線，需要占據較大一部分布線空間，信號線中線條鄰近地平面，因此DQ7、DQ0 的串擾問題較小，可以針對性對信號線和串擾情況較為嚴重的區域完成隔離，節省布線空間。

結論：綜上所述，通過本課題分析得出，在高速信號封裝布線操作中，可以在一定區域內借助加寬線條的方式，提升傳輸效率，降低反射作用，避免信號間的相互干擾。通過隔離信號線的方式降低串擾問題，并為其他線路提供充足、合適的布線空間，因此建議依托雙層布線方式完成芯片封裝，高速傳輸信號。