一種頻率檢測電路的仿真研究及應(yīng)用

胡淼

摘要：介紹了一種基于反相器、二極管和阻容器件構(gòu)成的頻率檢測電路，電路具有結(jié)構(gòu)簡單、配置靈活、可靠性高及低成本等特點。本文主要從電路的拓撲結(jié)構(gòu)、仿真計算和工程應(yīng)用實例等方面對該電路進行具體的說明。

關(guān)鍵詞：頻率檢測電路;仿真計算;工程應(yīng)用

中圖分類號：TM77?? 文獻標(biāo)識碼：A?? 文章編號：1672-9129（2020）11-0084-02

1 頻率檢測電路原理

1.1電路拓撲結(jié)構(gòu)。本文介紹的頻率檢測電路主要由反相器、二極管及基本阻容器件構(gòu)成，電路結(jié)構(gòu)簡單，通過阻容的配置，可靈活的適用于不同頻率的信號檢測。由于該電路僅由反相器、二極管和阻容器件組成，所以電路具有高可靠性和低成本的特點。頻率檢測電路的拓撲結(jié)構(gòu)如下圖1。

1.2原理分析。在圖1的電路中，電阻R1和C1構(gòu)成低通濾波電路，該部分電路可以濾除高頻干擾。在輸入端輸入特定頻率（根據(jù)需求而定）的方波信號，通過配置電阻R2-R7和電容C2-C4的阻容大小，可以在輸出端產(chǎn)生高電平。當(dāng)輸入端的輸入信號超出特定頻率范圍時，輸出低電平。

當(dāng)輸入信號IN為高電平，VCC經(jīng)電阻R4和R5對電容C2進行充電，如果輸入信號為高電平的時間足夠長，那么電容C2兩端電壓會慢慢變高，直至滿足邏輯高電平的電壓值，此時由于反相器D1E的存在，D1E的輸出端為低電平，電容C4開始放電;輸入信號IN為低電平時，則D1A的輸出為高電平，VCC經(jīng)電阻R2和R3對電容C2進行充電，此時D1B輸出為低電平。如果輸入信號IN為低電平的時間夠長，則電容C2兩端電壓會慢慢變高，直至滿足邏輯高電平的電壓值，此時D1B的輸出為低電平，電容C4開始放電。通過調(diào)整電阻R2-R5以及電容C2-C4的阻容大小，使得C2和C3兩端的充電速度不大于放電速度，且電容充電后的電壓不超過邏輯高電平的最低門檻電壓，那么D1C的最終輸出為低電平， D1D的最終輸出為高電平?？梢酝ㄟ^0歐電阻R8或R9配置頻率輸入和控制輸出之間的正反邏輯關(guān)系。

2 頻率檢測電路仿真分析

2.1仿真模型?；诜抡孳浖﨧ultisim建立本電路的仿真模型，如下圖：

仿真電路的參數(shù)中，電阻R1選擇1K，R2、R4、R6選擇100K，R3、R5、R7選擇470Ω，C1-C4選擇1μF。

2.2仿真結(jié)果。通過仿真結(jié)果可知，頻率檢測電路可以識別的輸入信號的頻率范圍為20HZ-298HZ。即當(dāng)輸入信號的頻率低于19HZ或者高于299HZ時，輸出信號為低電平。當(dāng)輸入信號的頻率介于19HZ和297HZ之間時，輸出信號為高電平。

考慮到電容的充放電時間，根據(jù)阻容參數(shù)的不同，輸入信號到輸出信號之間有一定的時間延遲。從圖4可以看出，當(dāng)輸入為20HZ時，輸出相比于輸入約有大約1個輸入方波周期的延遲，即當(dāng)輸入信號頻率為20HZ時，電路從給定輸入信號到建立動態(tài)平衡的時間為1個輸入信號的周期。當(dāng)輸入信號消退時，輸出相比于輸入會滯后約半個輸入信號的周期，這個時間主要是電容C2和C4的放電時間。

從圖4可以看出，當(dāng)輸入為298HZ時，輸出相對于輸入信號有14個周期的延時，即輸入頻率提高到298HZ后，從給定輸入信號到建立動態(tài)平衡的輸出過程，需要的時間為14個輸入信號的周期。當(dāng)輸入信號消退時，輸出相比于輸入會滯后約半個輸入信號的周期，這個時間主要是電容C2和C4的放電時間。

綜合上述的仿真結(jié)果可以看出：當(dāng)輸入信號頻率為20HZ時，建立動態(tài)平衡的時間約為單個周期的時間：0.05s。當(dāng)輸入信號頻率為298HZ時，建立動態(tài)平衡的時間約為14個周期的時間：14*0.0034≈0.047s。進一步的改變輸入信號的頻率發(fā)現(xiàn)，從給定輸入到穩(wěn)態(tài)輸出的延遲時間只與電阻R2-R7和電容C2-C4有關(guān)，不會隨輸入信號的頻率變化而改變。

3 應(yīng)用實例

3.1電源休眠控制。當(dāng)系統(tǒng)具備多種電源供電，比如控制電源和執(zhí)行機構(gòu)電源，往往執(zhí)行機構(gòu)的動作頻率比較低，而且功耗遠大于控制設(shè)備。為了降低系統(tǒng)能耗，一方面要求對功耗大且動作頻率小的電路進行休眠控制，另一方面又要求休眠控制具有較強的抗干擾能力，防止正常工作時因外部干擾產(chǎn)生的休眠誤動作。

如下圖5所示，當(dāng)系統(tǒng)主控制器檢測到休眠指令時，通過主控芯片發(fā)送兩路特定頻率的方波信號，經(jīng)過頻率檢測電路和邏輯與后，最終控制電源1到電源N，使這部分電路進入休眠狀態(tài)。本休眠控制電路中，CPU接到休眠控制指令后發(fā)出事先約定好的特定頻率方波，頻率檢測電路只能識別該頻段的方波，而無法識別該頻段之外的信號，在實現(xiàn)系統(tǒng)休眠控制的同時，可以有效的避免因外界干擾而誤動作，極大的提高系統(tǒng)的可靠性。

3.2緊急制動控制。軌道交通車輛緊急制動作為車輛安全制動的最后環(huán)節(jié)，對緊急制動控制環(huán)路的可靠性和抗干擾能力有非常嚴(yán)厲的要求。當(dāng)接收到緊急制動指令時，控制器會給出一個特定頻率的方波信號，該信號被頻率檢測電路識別后控制緊急環(huán)路中的執(zhí)行機構(gòu)，確保緊急環(huán)路斷開，緊急制動施加。

4 結(jié)語

本文介紹的頻率檢測電路具備結(jié)構(gòu)簡單、配置靈活、可靠性高、抗干擾能力強、成本低廉等多種優(yōu)點，可以廣泛的用于工業(yè)控制中對關(guān)鍵信號的識別和處理。在應(yīng)用的過程中，要重點關(guān)注電路的輸出和輸入之間的信號延時，結(jié)合項目的需求合理的選擇電阻和電容的參數(shù)，確保頻率檢測的范圍和信號延遲的時間均滿足系統(tǒng)需求。

參考文獻：

[1]胡毓聰.可重用全數(shù)字頻率檢測電路的設(shè)計與實現(xiàn)[J].中國集成電路，2020，29（Z1）：51-55.

[2]陳文藝，榮幸，楊輝.基于FPGA的實時載波頻率檢測電路設(shè)計[J].現(xiàn)代電子技術(shù)，2020，43（04）：25-28+33.