一種基于隔離電源的CMOS整流電路的設計

金云頤 張國俊

摘要：介紹了一種適用于隔離電源的CMOS全波整流電路，其工作頻率為187MHz。該全波整流電路利用自舉技術和動態體偏置的結構來降低MOS管的有效閾值電壓，并且使反向漏電流最小化，以達到提高的電壓轉換效率和功率轉換效率目的，進而提高隔離電源系統的轉化效率。

該電路設計基于CSMC 0.35um BCD工藝，并通過EDA工具實現整體電路仿真與驗證。當隔離電源輸入/輸出電壓均為5v時，整流電路的電壓轉換效率和功率轉換效率分別為78.8%和75.3%，隔離電源系統轉換效率為39.8%。

關鍵詞：全波整流;自舉技術;隔離電源;效率

0引言

隔離電源已廣泛應用于醫療、礦井、安防和軍事等領域，對于電源的安全性和可靠性，以及信號傳輸的穩定性和準確性都有了更高的保障。基于空芯微型薄膜片式變壓器的隔離電源具有隔離性能好、磁抗擾度高、體積小、可單片集成等優點，但其轉換效率始終不高。因此，如何提高隔離電源的轉換效率是當前重點研究的問題。2011年，B.Chen等人提出一種使用微型變壓器的全集成的隔離式DC-DC轉換器，采用肖特基二極管作為整流器件，在滿足輸入/輸出為5V/5V的條件下，其轉換效率為33%;2018年，尹瓏翔等人提出了基于片上變壓器的隔離電源，同樣采用肖特基二極管做為整流器件，在輸入/輸出為3.3V/5V的條件下，轉換效率為35.6%。本文介紹了一種應用于隔離電源的CMOS整流電路，其較高的電壓轉換效率與功率轉換可以提高電源系統的轉換效率。

1肖特基橋式整流電路與常用CMOS整流電路

1.1肖特基橋式整流電路

大多數隔離電源中采用肖特基橋式整流電路，它利用二極管的單向導通特性，即只允許電流在1個方向流動并阻止反向漏電，以達到將交流轉換成直流的目的。

電壓轉換效率（VCE）和功率轉換效率（PCE）是整流電路的2個重要參數，它們受電路拓撲、二極管器件參數、輸入信號頻率和幅度以及輸出負載條件的影響。電壓轉換效率VCE是輸出直流電壓VDC和輸入電壓幅度峰值VAC的比值，將其定義為：從公式推導中可以看出，VDO對于VCE和PCE影響是很大的，要獲得更好的整流特性，應降低vdo的值。

實際應用中，通常采用正向導通壓降較低的肖特基二極管來實現，但肖特基二極管具有較大的反向漏電流。在全波整流電路中，導通的每半個周期內存在2個固定的肖特基二極管的正向導通壓降，這樣的損耗會影響功率轉換效率，并且降低直流輸出的電壓值。同時，考慮到制作肖特基二極管的工藝與標準CMOS工藝的兼容性較差，故形成了采用CMOS結構來取代肖特基二極管實現整流電路的趨勢。

采用二極管連接的晶體管（DCT）實現CMOS整流器是較為廣泛的選擇，其有效導通電壓接近MOS管的閾值電壓，小于通用PN結二極管，但大于肖特基二極管的閾值電壓。因此，要實現高的PCE和VCE，必須對二極管連接的MOS結構進行閾值消除。圖1（a）所示為差分驅動的CMOS整流器，由4個MOS管構成，在兩個分支電路中，每個NMOS管與另一個PMOS管交叉連接到交流輸入。當輸入電壓小于輸出電壓時，PMOS管上存在反向漏電，從而降低了功率轉換效率。可以利用反向漏電為耦合電容c1、C2進行充電，以減小輸入/輸出之間的瞬時電壓差，抑制反向電流，提高轉換效率。同時，柵極交叉耦合的結構相較于二極管連接結構，其電壓擺幅大大提高。但由于PMOS管閾值電壓的存在，該結構無法實現良好的電壓轉換率。

為了獲得更好的電壓轉換效率，利用自舉技術來降低PMOS管的有效閾值電壓，如圖1（b）所示。由M3、M5、M7、c1和M4、M6、M8、c2構成自舉二極管，利用較小的自舉電容c1/c2來降低主傳輸路徑上M2/M4晶體管的有效閾值電壓，相比一般DCT結構具有更低的有效閾值電壓。從而可在較低電壓環境下應用，并且具有較寬的電壓輸出范圍。

如圖1（b）所示，在電源vac的正半周期，二極管連接的晶體管M5在vac逐漸增大的階段產生輔助路徑以對輸出電容cL充電，直到：

2改進的整流電路

2.1結構分析

在前文提及的基于自舉技術的CMOS整流器的結構上進行改進，提出一種新的全波整流器的結構，如圖2所示。該結構結合了差分驅動CMOS、自舉電容、有效閾值消除和動態體偏置等技術的優點，可以獲得更好的PCE和VCE。

M1～M4為差分CMOS結構，是整個整流電路的主體部分。其中，M3、M5、M7與c1構成自舉電容部分，用于消除M3的有效閾值電壓，其工作原理與圖1（b）中所示的自舉電容的工作原理類似，有：

自舉電容與M9、M11、M13和M15共同完成整流電路的閾值消除。其中M15以差分模式連接，M13以二極管形式連接，并且Ml3控制M9和M11的開啟和管斷。在電源Vac的正半周期（vac+），M9管關斷，M11管導通，輸入通過二極管連接的M5對輸出電容CL充電，同時通過二極管鏈接的M7管為自舉電容c1充電，以此激活消除M3閾值的自舉電容電路。類似地，在VAC一期間，M9導通，M11管關斷，輸出通過差模晶體管M15直接連接到地，此時M3管的柵極一漏極電壓為零，使得通過M3的反向泄漏最小。同時，由于M11管關斷，c1上的電荷通過M17和M19非常緩慢地釋放，使得c1上的電壓長期保持穩定，在下一個正半周期來臨時，c1兩端仍有較高電壓以降低M3管的有效閾值電壓。

整流主傳輸路徑上的PMOS晶體管M3/M4和輔助電流輸出的M5/M6管，會為VX節點貢獻相對較大的緩沖寄生電容，影響VX節點處的直流電壓VDC的穩定性。在VAC、VX、Vour處，不同的直流電壓和交流電壓會使PMOS晶體管M3/M4和M5/M6的源極或漏極處于浮空狀態。由于浮空的源極或漏極存在，導通的晶體管不能接收到電路中最高的電位，進而導致體效應、漏電流、和閂鎖效應的產生。因此，將動態體偏置結構加到M3、M5和M4、M6的柵源兩端，使PMOS晶體管的襯底始終保持高電平，可以有效改善體效應、漏電流和閂鎖效應。同時，由于動態偏置結構的尺寸較小，當節點VAC±處電壓大于節點VX的電壓時，M22/M24、M26/M28管導通并有電流流過，使M3/M4、M5/M6管的體電位上升，有利于管子的快速開啟，電路通過M5/M6對電容c.充電，抬升輸出節點VOUT的直流電壓。當節點VAC±處電壓小于節點VX的電壓時的情況也是類似的。動態體偏置結構有效改善PMOS器件的體效應和反向漏電流，減小功率損耗，從而獲得更高的輸出電平、電壓轉換效率VCE和功率轉換效率PCE。

2.2仿真結果及分析

直流輸出電壓VouT、電壓轉換效率VCE和功率轉換效率PCE是考察整流器性能的常用指標。為驗證所提出的整流器結構的性能效果，我們分別對差分驅動整流器、基于自舉技術的整流電路（Boostrsped）和提出的改進型整流電路（Proposed）進行仿真驗證。在并聯負載CL=10.1uf和RL=40Ω條件下，當正弦電壓源的輸入幅值為5V、頻率為187MHz時，有最大負載電流147mA。表1總結了改進后的整流電路中各元器件參數，其中晶體管尺寸采用0.35gm進行歸一化。

圖3（a）為三種整流電路在不同的交流輸入的情況下所對應的電壓轉換效率曲線。從圖中可以看出，當輸入電壓峰值大于0.7V時，整流器開始工作，并且在較寬的輸入范圍內有較高的VCE。當輸入峰值電壓為5V時，改進后的整流電路的VCE為78.8%，與前兩種結構相比有顯著提高，并且比基于自舉技術的整流電路有3%的提高。圖3（a）為三種整流電路在不同的交流輸入的情況下所對應的功率轉換效率曲線。當輸入電壓峰值為5V時，改進后的整流電路的功率轉換效率為75.3%。由于改進后的整流器有效降低7M3/M4的反向漏電流和有效閾值電壓，故電路獲得了更為良好的VCE和PCE。

為了驗證改進后的整流電路是否能在系統中穩定工作，將其放在隔離電源系統中進行仿真驗證。檢測系統是否有穩定輸出。系統采用CSMC 0.35um BCDT藝庫文件在Hspice環境中完成總體仿真。電源系統有從輸入到輸出有2種方式，分別為輸入/輸出為5v/5V與3.3V/3.3V，系統振蕩頻率為187MHz。從仿真效果圖可知，隔離電源具有良好的穩定輸出。

為了更好的了解功率轉換效率的變化，我們分別對輸入/輸出電壓均為3.3V和輸入/輸出電壓均為5V兩種模式做效率仿真，并將統計數據繪制圖表，結果如圖4所示。

隨著負載電流IRL的增大，隔離電源系統的功率轉化效率增大，直到因負載電流過大而導致效率值降低。當輸入/輸出均為5V，且電流大于40mAB寸，系統效率逐漸趨于穩定在39%左右，峰值效率在125mA處取得，為39.8%;當輸入/輸出均為3.3V，且電流大于30mA時，效率逐漸趨于穩定在36%左右，峰值效率在120mA處取得，為36.4%。與文獻[2]中所述的隔離電源效率相比，采用改進型的隔離電源系統效率有4%左右的提升;與ADI公司推出的ADuM540xW系列隔離產品相比，系統效率有5%左右的提升。

3結論

本文設計了一種適用于隔離電源的高頻CMOS整流電路，其工作頻率為187MHz。整流電路采用了差分驅動CMOS、自舉電容、有效閾值消除和動態偏置等技術，結合各個技術的優點，有效提高了整流電路的電壓轉換效率和功率轉換效率，并且能應用于隔離電源系統中。