應(yīng)用于核電站DCS的PROFIBUS-PA現(xiàn)場(chǎng)總線接口電路設(shè)計(jì)

楊 程，張煥欣，姜智銳，史雄偉，張曉冬

（1.北京廣利核系統(tǒng)工程有限公司，北京100094；2.上海中廣核工程科技有限公司，上海200241）

核電站DCS 應(yīng)用PROFIBUS 現(xiàn)場(chǎng)總線可提高儀控系統(tǒng)的可靠性、安全性；克服DCS 系統(tǒng)的封閉性，降低成本提高電站的經(jīng)濟(jì)效益，減少運(yùn)行、維修費(fèi)用；有利于設(shè)計(jì)、維修和備品備件的管理，提高工作效率。PROFIBUS-PA 是PROFIBUS 用于解決過(guò)程自動(dòng)化的一種方案。PROFIBUS-PA 具有總線供電、本質(zhì)安全特征，可應(yīng)用于有防爆要求的現(xiàn)場(chǎng)區(qū)域；其物理層符合支持總線供電的IEC61158-2 標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的通信速率固定為31.25 kb/s，采用曼徹斯特雙相L 碼編碼方式[1]。

PROFIBUS-PA 總線接口電路的功能是實(shí)現(xiàn)PROFIBUS-PA 總線數(shù)據(jù)物理層轉(zhuǎn)換和數(shù)據(jù)鏈路層編解碼。總線接口電路主要有2 種方案：①FPGA（或MCU）+編解碼ASIC+MAU-ASIC[2-6]——MAU-ASIC實(shí)現(xiàn)PA 通信數(shù)據(jù)的物理層轉(zhuǎn)換，編解碼ASIC 實(shí)現(xiàn)PA 數(shù)據(jù)的鏈路層編解碼，F(xiàn)PGA（或MCU）實(shí)現(xiàn)控制功能；②FPGA（或MCU）+MAU 專(zhuān)用集成芯片[7]——MAU-ASIC 實(shí)現(xiàn)PA 通信數(shù)據(jù)的物理層轉(zhuǎn)換，F(xiàn)PGA（或MCU）實(shí)現(xiàn)PA 數(shù)據(jù)的鏈路層編解碼，同時(shí)實(shí)現(xiàn)控制功能。

當(dāng)前市場(chǎng)上成熟的PA 產(chǎn)品使用較多的編解碼ASIC 有西門(mén)子公司的SPC4 和DPC31，SMAR 公司的FB3050；MAU-ASIC 有西門(mén)子公司的SIM1-2[8]。然而，這些ASIC 基本均為進(jìn)口芯片，價(jià)格較昂貴，可選型號(hào)有限，無(wú)法滿足日益迫切的有國(guó)產(chǎn)化要求的應(yīng)用。故在此提出了PROFIBUS-PA 接口電路設(shè)計(jì)方法，并采用國(guó)產(chǎn)FPGA 和MAU 自搭建電路實(shí)現(xiàn)。

1 總體方案設(shè)計(jì)

PROFIBUS-PA 接口電路的總體設(shè)計(jì)如圖1所示。FPGA 為控制核心，實(shí)現(xiàn)PA 數(shù)據(jù)編解碼；MAU電路實(shí)現(xiàn)PA 數(shù)據(jù)物理層轉(zhuǎn)換。FPGA 與MAU 電路之間隔離。

圖1 總體設(shè)計(jì)框圖Fig.1 Overall design block diagram

該方案采用MAU 自搭建電路實(shí)現(xiàn)PA 通信數(shù)據(jù)的物理層轉(zhuǎn)換，國(guó)產(chǎn)FPGA 實(shí)現(xiàn)PA 數(shù)據(jù)的鏈路層編解碼，同時(shí)實(shí)現(xiàn)控制功能。其中MAU 自搭建電路使用分立元件和常用的集成芯片實(shí)現(xiàn)，都有國(guó)產(chǎn)化型號(hào)可供選用。

2 FPGA 選型

FPGA 用于實(shí)現(xiàn)PA 數(shù)據(jù)曼徹斯特編解碼。PA通信數(shù)據(jù)量小，通信速率較低（31.25 kb/s），因此選用通用的中低端FPGA 即可滿足要求。該設(shè)計(jì)選用國(guó)產(chǎn)FPGA，GOWIN 公司GW2A-55 系列的GW2ALV55PG484I7，它具有54720 個(gè)LUT4（邏輯單元），41040 個(gè)FF（觸發(fā)器），140 個(gè)Block RAM，最大用戶引腳319 個(gè)，484-pin FBGA 封裝，可滿足應(yīng)用要求。

3 MAU 電路設(shè)計(jì)

MAU 電路分為3 個(gè)部分：總線供電電路，PA 數(shù)據(jù)接收電路，PA 數(shù)據(jù)發(fā)送電路。關(guān)鍵器件（DCDC 電源模塊、模擬開(kāi)關(guān)、運(yùn)放）都有成熟的國(guó)產(chǎn)器件可以選用。

3.1 總線供電電路設(shè)計(jì)

PA 總線上既有9～32 V 的總線供電電壓，同時(shí)還疊加了通信數(shù)據(jù)信號(hào)。總線供電的PA 儀表以31.25 kb/s 的速率改變其從總線上吸收的電流，電流的變化在50 Ω 等效負(fù)載上產(chǎn)生的0.75～1.5 V 峰峰值的電壓信號(hào)即為通信數(shù)據(jù)信號(hào)。因此，總線電源的設(shè)計(jì)需滿足2 個(gè)功能：①為總線提供直流電壓；②提供PA 設(shè)備數(shù)據(jù)收發(fā)時(shí)需要的動(dòng)態(tài)電流。功能①要求總線供電電路能提供直流電壓，使用低輸出阻抗的DCDC 電源模塊即可實(shí)現(xiàn)；功能②要求電源在信號(hào)頻帶內(nèi)（7.8～39 kHz）呈現(xiàn)出高輸出阻抗，使得發(fā)送儀表的電流變化能夠在總線上產(chǎn)生出足夠幅度的電壓信號(hào)，為其他儀表所接收。總線電源的這種特性需要阻抗器實(shí)現(xiàn)[9-10]。

總線供電電路的設(shè)計(jì)如圖2所示。隔離DCDC模塊提供24 V 總線直流電壓，隔離耐壓DC 2 kV，最大輸出電流625 mA。阻抗器由RLC 電路組成，可實(shí)現(xiàn)阻抗變換。PA 供電使能由FPGA 控制，用于控制總線電源通斷，適用于某些不需提供總線電源的應(yīng)用。終端匹配用于消除信號(hào)線上的反射。

圖2 PA 總線供電電路Fig.2 PA bus power supply circuit

3.2 PA 數(shù)據(jù)發(fā)送電路設(shè)計(jì)

PA 設(shè)備在無(wú)數(shù)據(jù)發(fā)送時(shí)從總線上吸收固定的靜態(tài)電流，一般約為10 mA。當(dāng)PA 設(shè)備需要發(fā)送數(shù)據(jù)時(shí)，需要將±9 mA 電流調(diào)制到靜態(tài)電流上以產(chǎn)生通信信號(hào)。因此，PA 設(shè)備上的總線電流應(yīng)有3 種狀態(tài)：無(wú)數(shù)據(jù)發(fā)送時(shí)電流為10 mA，發(fā)送高電平數(shù)據(jù)時(shí)電流為19 mA，發(fā)送低電平數(shù)據(jù)時(shí)電流為1 mA[11]。

PA 發(fā)送電路由基準(zhǔn)電平選擇電路和恒流源電路組成。其電路設(shè)計(jì)如圖3所示。基準(zhǔn)電平選擇電路由多路模擬開(kāi)關(guān)U1 實(shí)現(xiàn)，U1 的輸入邏輯控制管腳C1 和C2 連接FPGA，可實(shí)現(xiàn)輸出3 種不同的電壓。恒流源電路由U3，Q1 和R1組成，電流值等于U1 輸出電壓與R1電阻的比值。因此，U1 輸出1，1.9，0.1 V 時(shí)，恒流值分別為10，19，1 mA，對(duì)應(yīng)的是靜態(tài)電流、發(fā)送高電平數(shù)據(jù)時(shí)的電流、發(fā)送低電平數(shù)據(jù)時(shí)的電流；U2 為電壓跟隨器。輸出邏輯和電壓電流對(duì)應(yīng)關(guān)系見(jiàn)表1。

圖3 PA 數(shù)據(jù)發(fā)送電路Fig.3 PA data transmission circuit

表1 輸出邏輯與電壓電流的對(duì)應(yīng)關(guān)系Tab.1 Corresponding relationship between output logic and voltage and current

3.3 PA 數(shù)據(jù)接收電路設(shè)計(jì)

PA 數(shù)據(jù)接收電路的功能是將總線上疊加在直流電壓上的通信數(shù)據(jù)信號(hào)分離出來(lái)，并且轉(zhuǎn)換成FPGA 能夠識(shí)別的電平信號(hào)。該電路如圖4所示。通信數(shù)據(jù)信號(hào)是疊加在24 V 直流電壓上的峰峰值為0.9 V，頻率為31.25 kHz 的交流電壓信號(hào)。因此需要設(shè)計(jì)帶通濾波器濾除直流信號(hào)和高頻干擾，然后經(jīng)過(guò)2.5 V 基準(zhǔn)電壓（U1）抬升后信號(hào)正峰值約為2.95 V，負(fù)峰值約為2.05 V。最后通過(guò)2.5 V 基準(zhǔn)比較器（U4）輸出FPGA 能夠識(shí)別的電平信號(hào)。其中U2，C1，C2，R1，R2組成高通濾波器，截止頻率為5.38 kHz。U3，R3，R4，C3，C4組成低通濾波器，截止頻率為54.9 kHz[12]。

圖4 PA 數(shù)據(jù)接收電路Fig.4 PA data receiving circuit

4 軟件設(shè)計(jì)

FPGA 軟件實(shí)現(xiàn)PA 數(shù)據(jù)曼徹斯特編解碼。PA 解碼處理流程如圖5所示。編碼流程與解碼類(lèi)似。

圖5 FPGA 軟件處理流程Fig.5 FPGA software processing flow chart

5 方案驗(yàn)證與應(yīng)用

在此介紹的PROFIBUS-PA 現(xiàn)場(chǎng)總線接口電路可應(yīng)用于PA 設(shè)備的產(chǎn)品設(shè)計(jì)，包括PA 主設(shè)備（如DP/PA 耦合器）和PA 從設(shè)備（如PA 變送器、PA 執(zhí)行機(jī)構(gòu)）。PA 設(shè)備在PROFIBUS 系統(tǒng)中的位置如圖6所示。

圖6 PROFIBUS-PA 設(shè)備在PROFIBUS 系統(tǒng)中的位置Fig.6 Position of PROFIBUS-PA equipment in PROFIBUS system

該接口電路已在上海中廣核工程公司設(shè)計(jì)的DP/PA 耦合器中應(yīng)用。經(jīng)過(guò)測(cè)試，該DP/PA 耦合器可以與PA 從設(shè)備正常通信，測(cè)得的PA 總線信號(hào)波形如圖7所示，信號(hào)符合IEC61158-2 標(biāo)準(zhǔn)要求，滿足核電站DCS 系統(tǒng)的應(yīng)用要求。

圖7 PROFIBUS-PA 總線信號(hào)實(shí)測(cè)波形Fig.7 Measured waveform of PROFIBUS-PA bus signal

6 結(jié)語(yǔ)

PROFIBUS 現(xiàn)場(chǎng)總線技術(shù)在當(dāng)今核電行業(yè)應(yīng)用日益廣泛。在此介紹了一種PROFIBUS-PA 總線接口電路，采用國(guó)產(chǎn)FPGA 和自搭建MAU 電路實(shí)現(xiàn)，接口電路中所有關(guān)鍵器件都可選用國(guó)產(chǎn)器件，解決了使用進(jìn)口專(zhuān)用集成芯片帶來(lái)的價(jià)格昂貴，可選芯片單一的問(wèn)題。該接口電路在PA 耦合器產(chǎn)品上進(jìn)行了測(cè)試，測(cè)試結(jié)果符合標(biāo)準(zhǔn)要求，為核電站DCS PROFIBUS-PA 設(shè)備的產(chǎn)品設(shè)計(jì)提供了國(guó)產(chǎn)化解決方案。