IPM模塊抗ESD能力研究

馮宇翔

廣東美的制冷設備有限公司 廣東順德 528311

關鍵字靜電；智能功率模塊；IGBT

1 引言

環境中存在靜電，這種靜電電壓從幾百伏到幾千伏不等，甚至更高，如果沒有任何靜電保護結構，集成電路在存儲、運輸以及使用工程中很容易被靜電損傷。靜電放電（ESD）是兩個靠近的帶電體之間電荷再次平衡的過程，當帶靜電的人或物體與MOS器件的引腳接觸，并通過器件向地或者其他物體放電時，高電壓及其產生的大電流可能造成器件的損傷。ESD保護結構能將高壓靜電轉化成瞬態低壓大電流，最終將電流泄放，從而達到保護集成電路的目的。工業調查表明由ESD造成的芯片失效占失效總數的50%左右，所以ESD對提高芯片的可靠性至關重要。[1,2]

2 實驗

通過靜電放電路徑分析和靜電實驗兩種方式分析IPM模塊靜電失效點。圖1是本文分析的智能功率模塊的原理圖。靜電放電測試設備采用手動ESD-606靜電放電發生器。檢查判定設備為TEKTRONIX370B晶體管圖示儀。

對兩兩管腳間的電路路徑共220種情況進行回路分析的靜電實驗。圖1中所示了管腳1-35間的靜電回路。表1中紅色字體為模塊最易損壞點。

其中兩兩引腳靜電回路全部集中在HVIC中的情況有：24～33，25～33，26～33，27～33，28～33，29～33，30～33，31～33，32～33，24～32，25～32，26～32，27～32，28～32，29～32，30～32，31～32，24～31，25～31，26～31，27～31，28～31，29～31，30～31，24～30，25～30，26～30，27～30，28～30，29～30，24～29，25～29，26～29，27～29，28～29，24～28，25～28，26～28，27～28，24～27，25～27，26～27，24～26，25～26，24～25，4～35，5～35，8～35，9～35，12～35，13～35，24～35，25～35，26～35，27～35，28～35，29～35，30～35，31～35，32～35，33～35，34～35，4～34，5～34，8～34，9～34，12～34，13～34，24～34，25～34，26～34，27～34，28～34，29～34，30～34，31～34，32～34，33～34，4～5，12～13，8～9。這些靜電測試中全部未發生靜電失效。

為了驗證在IPM某兩個引腳上打ESD時，是否會在IGBT的柵極產生ESD電壓，在未封裝的IPM引腳上打ESD，監測IGBT的柵極電壓。實驗結果發現理論分析與實驗結果一致。如圖2所示用信號發生器在IPM引腳輸入5 V方波，可以在IGBT柵極產生4.6 V左右的方波。

3 結論

從理論分析和實際測試發現，IPM ESD測試過程中，靜電會直接作用于IGBT的柵極，因此IPM ESD水平和內部IGBT ESD水平有直接關系[3]。對于高壓引腳的ESD測試，實際是對內部IGBT的ESD測試。目前國際標準、行業標準和企業標準的規格書中都沒有規定IGBT的抗ESD水平。另外，市場上的IPM產品的抗ESD水平2000 V也只是IPM中HVIC部分水平，因此對IPM的抗ESD水平大于2000 V的規定僅限于低壓引腳部分，高壓引腳部分抗ESD能力應重新制定合理的測試標準[4,5]。對于IPM的研發或選型應重點關注高壓管腳的抗ESD水平。

圖1 本實驗所用智能功率模塊原理圖及管腳1-35間靜電回路示意

表1 ESD測試中回路分析結果

圖2 IPM引腳輸入電壓對IGBT柵壓的影響，綠色線為IPM引腳上的輸入電壓，黃色線為監測到的IGBT的柵極位置的電壓