一種低功耗真對數放大器研究

龐佑兵 劉登學 楊超 楊帆

摘 要

對數放大器主要用在接收機中壓縮輸入信號的動態范圍，其中真對數放大器能夠同時保留輸入信號的幅度信息和相位信息，在雷達接收機中得到了廣泛應用。本文介紹了一種低功耗高精度真對數放大器。電路采用一種新穎的電路結構進行設計，并采用SMT工藝加工制作。電路具有輸入信號動態范圍大（≥90dB）、對數精度高（≤1.0dB）、功耗低（≤100mW）、一致性好等優點，可廣泛用于雷達、通訊或電子對抗等系統。關鍵詞

對數放大器;真對數放大器;動態范圍;限幅放大器

中圖分類號： TN722.58 ? ? ? ? ? ? ? ? ?文獻標識碼： A

DOI：10.19694/j.cnki.issn2095-2457.2020.19.059

0 引言

對數放大器主要用在接收機中壓縮輸入信號的動態范圍，可以瞬時地把大的輸入動態范圍壓縮為小的輸出動態范圍，對數放大器的輸出動態范圍與線性放大器一樣（20～30dB）[1]。其中真對數放大器除具有一般對數放大器的特性外，還具有對數精度高、相位變化小、直接處理載波信號的特點[2，3]，因此在接收機中得到廣泛應用。

傳統的真對數放大器一般采用雙增益型電路結構，由若干級雙增益單元（TLA）通過級聯構成。受其結構限制，傳統結構真對數放大器要獲得超過60dB的大動態范圍時，存在頻率低、靜態功耗大、體積大、一致性差等問題[4，5]。

文獻[4，6]提出了一種并聯求和真對數放大器。這種結構雖然較雙增益真對數放大器的功耗有所降低，但在每級對數放大器前面均需要一個推動放大器，特別是當級聯的對數級數增加后，推動放大器的增益比較高，這時就需要兩級、甚至三級放大器來實現。這樣整個電路的功耗還是會比較大，實現難度也會增加。

國內有采用新型結構研制的真對數放大器：采用AD8309進行限幅放大和對數檢波，然后采用乘法器將限幅放大信號和對數檢波信號合成輸出真對數放大信號[5]，較好地解決了功耗大的問題，但還是存在功耗偏大的問題，功耗為0.25W。

本文介紹的低功耗真對數，其功耗≤100mW，動態范圍≥90dB，對數精度≤1.0dB，可很好滿足整機系統需要[8]。

1 電路設計與分析

1.1 電路原理分析

本文介紹了一種低功耗高精度真對數放大器，其原理框圖如圖1所示。輸入信號分成兩路：一路進入限幅放大器電路，得到幅度穩定的輸出信號，信號頻率與輸入信號相同，并且保留了輸入信號的相位信息（公式1）;另一路信號進入連續檢波式對數放大器，得到與輸入信號幅度成對數關系的視頻信號（公式2）;該視頻信號由線性電壓電流變換器線性變換換成電流信號（公式3）。然后兩路信號由幅度可調放大器線性調幅后得到輸出信號幅度與輸入信號成對數關系，且輸出頻率和輸入頻率相同，并保留輸入信號相位信息，電路實現了真對數放大功能（公式3）。

1.2 電路實現及結果分析

整體電路圖如圖2所示。本電路采用表面貼裝工藝加工，并采用小型封裝器件以減小電路體積。基板為四層PCB板，背面大面積燒焊在管殼上，保證良好的接地效果及可靠的機械強度。主信號通路設計為50Ω阻抗線，并盡量排列整齊，可以減小寄生參數的影響。

不同結構的真對數放大器測試結果比較如表1所示。

可以看出，本文提出的低功耗真對數放大器的動態范圍和對數誤差結構的真對數放大器有較大幅度的提高，功耗也較其他類型的真對數放大器有比較大的降低。

3 結論

本文采用一種新拓撲結果，設計了一種低功耗高精度真對數放大器，功耗≤100mW，對數精度≤±1dB，動態范圍≥90dB。電路采用表面貼裝工藝加工制作。電路的特點是功耗低，對數精度高，輸入信號動態范圍大，一致性好。

參考文獻

[1]R.S.Hughes.Logarithmic Amplification with Application to Radar and EW. Dedham，MA：Artech，1986.

[2]A.K.Oki，M.E.Kim，G.M.Gorman，et al.High performance GaAs hetero junction bipolar transistor monolithic logarithmic IF amplifiers[J].IEEE Trans.Microw.Theory Tech.，vol.36，no.12， pp.1958 1965，Dec.1988.

[3]Yu-Ju Chuang，Kurt Cimino，Mark Stuenkel，et al.A Wideband InP DHBT True Logarithmic Amplifier[J].IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES，VOL.54，pp.3843-3847，Nov.2006.

[4]C.D.Holdenried， J.W.Haslett，J.G.McRory，et al.A DC–4 GHz true logarithmic amplifier：Theory and implementation，[J].IEEE J.Solid-State Circuits，vol.37，no.10，pp. 1290 ?1299，Oct.2002.

[5]A.Woroncow， J.Croney.A true IF logarithmic amplifier using twin-gain stages[J]. ?Radio Electron. Eng..vol.32.no.3，pp.149-155，Sept.1966.

[6]C.D.Holdenried， J.W.Haslett.ADC 6 GHz，50 dB dynamic range，SiGe HBT true logarithmic amplifier[J].in Proc. Int. Circuits Syst.Symp.，May 2004，vol.4，pp.289 ?292.

[7]龐佑兵，龐殊楊等.一種新型真對數放大器的研究[J].微電子學，2016年02期.

[8]龐佑兵，劉登學，等.低于100mW低功耗真對數放大器.發明專利.專利號：CN101938255B.2012.9.5.