陳 靜
(中國電子科技集團公司第十研究所,成都 610036)
目前,在多個領域中都在使用ARM 微處理器,例如通信電子、智能工業、多媒體教育等。根據相關數據統計,通用計算機的應用數據已經大大低于基于ARM微處理器的設備應用數據。故此,基于ARM 微處理器的開發應用已成為數字時代的應用技術潮流。文章中主要介紹了基于AT91RM9200處理器的最小系統,其次介紹了ARM 芯片的外圍接口的電路設計,并給出了相關器件選型。
最小系統是最基本的電路,為了保證微處理器的工作可靠。ARM 處理器最小系統的定義是確保ARM 處理器能夠正常啟動、運行的最小電路集合。由微處理器AT91RM9200、電源電路、晶體振蕩器電路、復位電路、NorFlash、SDRAM、RS232調試接口等電路組成最小嵌入式系統,其原理框圖如圖1所示。

圖1 最小系統的框架圖
在本方案中,ARM 處理器選用ATMEL 公司AT91RM9200 芯片,具有ARM920T 內核,帶有MMU(Memory Management Unit),工作時鐘可達到180 MHz,具有外部存儲器擴展端口,具有外部中斷控制器,支持以太網和USB 接口。
ARM 處理器I/O 電源3.3 V 推薦芯片LT1764AEQ-3.3#PBF V 推薦芯片,ARM 處理器內核電源1.8 V 推薦芯片TPS72518DCQ,如圖2所示。
低電平有效,300 ms 以上,模塊正常運行時為高電平;本設計中的復位電路由FPGA 提供。

圖2 電源電路
存儲系統運行所需的時鐘和外設電路工作時所需的時鐘由晶體振蕩器電路提供。本設計使用無源晶體作為時鐘輸入,即使掉電程序和數據都不會丟失;起振需要ARM 處理器內部PLL 鎖相環電路配合,震蕩起振。設計中主時鐘采用18.432 MHz 無源晶振,在ARM 芯片內部通過鎖相環倍頻至180 MHz 以上,作為ARM 處理器的工作時鐘,慢速時鐘采用32.768 kHz 無源晶振,為ARM 處理器的慢速外設提供時鐘。如圖3所示。

圖3 晶體振蕩器電路
用于存放固化的程序、數據,非易失,類比硬盤;本設計選用的Spansion 公司是S29GL128N;容量為16 MB。輸出寫使能信號WE 連至ARM 芯片的控制線CFWE/NEW/NWR0,輸出使能信號OE 連至ARM 芯片的控制線CFOE/NOE/NRD;片選使能信CE 連至ARM芯片的BFCS/NCS0,復位信號RESET 接ARM 芯片的NRST。相關連接示意圖如圖4所示。
模塊運行時用于存放程序、數據,易失,訪問速度快,類比內存;本設計選用的是兩片MT48LC8M16A2TG,每片容量為128 MB,兩片級聯可提供32 MB 的存儲容量。選取其中一片存儲器為高位,另一片存儲器為低位,將這兩片存儲器作為一個整體,將其配置到ARM 的片選信號上。兩片存儲器的地址復用,SDRAM 的時鐘信號CLK 和時鐘使能信號CKE 都接到ARM 的控制線上。用高低控制線DQML 和DQMH 來區分高16位和低16位。相關連接示意圖如圖4所示。

圖4 連接示意圖
調試接口采用兩路RS232串口與調試計算機相連,同時提供20針仿真器接口,用于Multi-ICE、Trace32等仿真調試工具的連接。
ARM 處理器最小系統與外設之間通過16245總線緩沖器進行數據總線和地址總線的隔離。將處理器最小系統與外設電路進行隔離,易于調試和故障定位。
NorFLash 和SDRAM 都掛接在ARM 處理器的數據總線和地址總線上形成處理器最小系統,為將最小系統中數據總線和地址總線相隔離,設計隔離電路。除最小系統的外設數據總線或地址總線發生短路或粘連,不會影響到最小系統中的總線,最小系統能夠正常啟動運行。
(1)模塊上電,電源電路向最小系統中輸入3.3 V,1.8 V。
(2)32.768 kHz 晶體起振,18.432 MHz 晶體起振。
(3)FPGA 器件向最小系統中輸入復位信號。
(4)ARM 處理器復位后,為了降低啟動時所需的功耗,ARM 處理器默認將18.432 MHz 晶體輸入禁能,該晶體停振。
(5)ARM 處理器在32.768 kHz 時鐘驅動下,從FLASH 存儲器開始運行代碼。
(6)使能18.432 MHz 晶體,并起振。
(7)ARM 處理器驅動時鐘變為180 MHz,將代碼由FLASH 載入SDRAM 中,程序跳轉SDRAM 開始運行。
(8)初始化串口,向串口打印調試信息,基于最小系統的功能得以實現。
隨著信息技術的快速發展,單片機不管是在功能和速度上,還是功耗上都與32位的微處理器無法比。本文采用的AT91RM9200微處理器,通過外擴存儲器,增加ARM 芯片的存儲單元,最小系統得以實現,經實際應用證明,上述設計是實用、穩定且可靠的。