U型槽刻蝕工藝對GaN垂直溝槽型金屬-氧化物-半導體場效應晶體管電學特性的影響*

陳扶 唐文昕 于國浩 張麗 徐坤 張寶順?

1) (中國科學技術大學納米技術與納米仿生學院, 合肥 230026)

2) (中國科學院蘇州納米技術與納米仿生研究所, 多功能材料與輕巧系統重點實驗室, 蘇州 215123)

U型槽的干法刻蝕工藝是GaN垂直溝槽型金屬-氧化物-半導體場效應晶體管(MOSFET)器件關鍵的工藝步驟, 干法刻蝕后GaN的側壁狀況直接影響GaN MOS結構中的界面態特性和器件的溝道電子輸運.本文通過改變感應耦合等離子體干法刻蝕工藝中的射頻功率和刻蝕掩模, 研究了GaN垂直溝槽型MOSFET電學特性的工藝依賴性.研究結果表明, 適當降低射頻功率, 在保證側壁陡直的前提下可以改善溝道電子遷移率,從35.7 cm2/(V·s)提高到48.1 cm2/(V·s), 并提高器件的工作電流.溝道處的界面態密度可以通過亞閾值擺幅提取, 射頻功率在 50 W 時界面態密度降低到 1.90 × 1012 cm–2·eV–1, 比 135 W 條件下降低了一半.采用 SiO2硬刻蝕掩模代替光刻膠掩?？梢蕴岣邷喜鄣撞康目涛g均勻性.較薄的SiO2掩模具有更小的側壁面積, 高能離子的反射作用更弱, 過刻蝕現象明顯改善, 制備出的GaN垂直溝槽型MOSFET溝道場效應遷移率更高, 界面態密度更低.

1 引 言

隨著對功率開關器件需求的不斷增加, 硅基電力電子器件逐漸達到了硅材料的極限[1], 對整個電力電子器件的革新開始變緩.以GaN為代表的第三代寬禁帶半導體材料憑借其禁帶寬度大、擊穿場強高和飽和電子速率高等優勢, 有望在高壓高功率領域得到廣泛應用[2?5].AlGaN和GaN材料組成的異質結由于極化效應會在界面處自發形成高濃度、高遷移率的二維電子氣[6], 因此GaN功率器件大多是橫向結構[7?9].然而, 橫向結構的主要缺點在于為了進一步提高功率器件的擊穿電壓, 就需要不斷提高柵漏間距[10,11], 因此導致了高耐壓下器件所占面積更大, 不符合小型化的發展趨勢.此外,橫向器件由于表面存在陷阱態和高電場區, 還存在電流崩塌等可靠性問題[12,13].GaN單晶生長技術和自支撐襯底的發展促使了GaN基垂直型功率器件的研究.相比于水平器件, 垂直器件的高電場區域遠離表面, 且器件的耐壓取決于漂移層厚度, 無需橫向增加器件尺寸就可以實現高擊穿電壓[14].截至目前GaN垂直器件的典型結構包括電流孔徑垂直電子晶體管(CAVETs)[15,16]、結場效應晶體管[17]、垂直溝槽型金屬-氧化物-半導體場效應晶體管(UMOSFETs)[18,19]和鰭式功率場效晶體管[20,21],其中UMOSFET通過使呈U型的溝槽側壁處p-GaN層產生反型, 可以實現閾值電壓大于3 V的增強型器件, 目前對于該器件電學特性的工藝依賴性研究較少, 尤其是對于U型槽刻蝕的關鍵工藝.本文改變干法刻蝕中的射頻(RF)功率和刻蝕掩模, 對比分析不同刻蝕條件下的GaN UMOSFET器件性能, 提取出相應界面態密度和溝道遷移率,進一步優化了U型槽的工藝條件.

2 器件結構與制備

圖1為GaN垂直型UMOSFET器件的結構圖, 本文中所使用的結構是基于GaN同質襯底通過金屬有機化合物化學氣相沉積(MOCVD)自下而上依次外延得到, 其中三甲基鎵(TMG)和氨氣(NH3)分別作為Ga源和N源, H2為載氣, 以硅烷和二茂鎂分別作為n+-GaN和p+-GaN的摻雜源.首先在襯底上生長4 μm厚的低摻雜n-GaN漂移層 (摻雜濃度為 1.85 × 1016cm–3), 再往上外延500 nm 的 p+-GaN (Mg 摻雜濃度為 3 × 1019cm–3)作為溝道層, 最后外延200 nm的n+-GaN源區層(Si摻雜濃度為 4 × 1018cm–3).

對于GaN UMOSFET器件的制備, 首先制備U型槽結構, 刻蝕工藝采用感應耦合等離子體(ICP)刻蝕技術, Cl2/BCl3/Ar 作為刻蝕氣體, 刻蝕深度約800 nm, 本工藝將在第3部分詳細介紹,p-GaN溝道層通孔刻蝕也采用相同的刻蝕條件進行.為防止干法刻蝕對p-GaN的補償作用, 將樣品重新置于 MOCVD 腔室內進行 850 ℃, 30 min 的氮氣氛圍退火, 重新激活p-GaN溝道層.器件隔離通過F離子注入實現, 注入能量和劑量分別為:80 keV/1.2 × 1014cm–2, 140 keV/2 × 1014cm–2,240 keV/4 × 1014cm–2.采用等離子體增強化學氣相沉積(PECVD)生長約80 nm的SiO2作為柵介質.最后蒸發 Ti/Al/Ni/Au (20/130/50/150 nm)四層金屬作為源極和漏極, 磁控濺射Ti/Au作為柵極金屬.器件結構呈正六邊形形貌, 且側壁沿GaN的m面, 六邊形的邊長約77 μm.

圖1 GaN 垂直型 UMOSFET 器件示意圖Fig.1.Cross-sectional schematic of a vertical GaN UMOSFET.

3 結果與討論

GaN UMOSFET 在開態下, p-GaN表面的反型層溝道提供了源極到漏極的導電通道.關態下整個器件可等效為反偏PN結, 電壓主要由厚的輕摻雜一側的N型漂移區來承擔.由GaN UMOSFET的工作原理可知, 關鍵的工藝步驟是U型槽的干法刻蝕工藝, 因此, 我們對ICP干法刻蝕中的RF功率和刻蝕掩模進行了調節, 研究兩者對器件特性的影響, 表1為不同樣品對應的干法刻蝕條件參數.

ICP干法刻蝕是利用射頻電源產生的等離子體對樣品進行化學反應與物理刻蝕.雖然高的離子能量更有利于獲得陡直的U型槽形貌, 但是高能物理轟擊也會帶來不可逆轉的干法刻蝕損傷, 對GaN UMOSFET溝道處的界面態密度造成不利影響[22].射頻偏壓功率源主要是控制離子轟擊能量,因此很大程度上也決定了干法刻蝕的損傷情況, 三個樣品對應A, B和C三個刻蝕條件, RF功率從135 W調節到50 W以對應不同離子轟擊能量的情況, 探究對器件特性的影響.

表1 干法刻蝕條件參數 (1 Torr = 1.33322 × 102 Pa)Table 1.Experiment parameters of the dry etching process.

圖2(a)給出了分別采用 RF功率為 50, 75和135 W三種干法刻蝕條件所制備出的GaN UMOSFET的轉移特性曲線, 轉移測試過程漏極偏壓固定為1 V.從半對數坐標下的轉移特性曲線可以看出, 三個樣品的閾值電壓(定義為源漏電流達到1 A/cm2)隨著RF功率的增加而逐漸負偏,分別為 3.4, 2.7 和 1.2 V.且在線性坐標下, 施加柵壓為18 V時三種器件的飽和電流也存在差異, 分別為 96.8, 91.0 和 85.6 A/cm2.

器件跨導gm與溝道遷移率μchannel的關系如下[23]:

其中, L是溝道長度, 即 p-GaN溝道層的厚度;W是柵寬; Cox是單位面積柵介質的電容; VDS是漏偏壓.可以通過三種器件的跨導推算出相應的溝道遷移率, 結果如圖2(b)所示, 可以看出采用RF功率為 50, 75和 135 W刻蝕條件制備出的GaN UMOSFET的溝道峰值遷移率分別為48.1,44.9 和 35.7 cm2/(V·s).大的 RF 功率對側壁的干法刻蝕損傷更大, 導致器件溝道載流子所受散射效應增加, 溝道峰值遷移率降低[24].

圖2(c)顯示的是采用三種不同RF功率制備出的GaN UMOSFET的亞閾值特性, 它可以量化MOS管隨柵壓快速關斷的水平, 通過器件半對數坐標下的轉移特性可以對亞閾值區域進行線性擬合[25], 三種器件的亞閾值擺幅S隨著RF功率的提高逐漸增加, 分別是 481, 593 和 977 mV/dec,這表明采用較低RF功率條件的器件隨柵壓變化關斷得更迅速, 開關特性更優.亞閾值擺幅S與界面態密度Dit的關系式為

圖2 干法刻蝕RF功率為50, 75和135 W制備出GaN UMOSFET器件的電學特性曲線(IGS和IDS分別指柵電流和漏電流)(a)轉移特性曲線; (b)溝道場效應遷移率隨柵電壓VGS的變化曲線; (c)亞閾值特性; (d) RF功率50 W的器件三端擊穿特性Fig.2.Electrical characteristics of GaN UMOSFETs fabricated with RF power of 50, 75 and 135 W (IGS and IDS are gate and drain currents): (a) Transfer characteristics; (b) field-effect channel mobility as a function of gate voltage; (c) subthreshold characteristics;(d) breakdown characteristics.

此處忽略了耗盡層電容的影響, k是玻爾茲曼常數,T是溫度, q是單位電子電荷.通過進一步計算得出, 采用 RF 功率為 50, 75 和 135 W 刻蝕條件制備出的GaN UMOSFET的界面態密度分別是1.90 × 1012, 2.40 × 1012和 4.13 × 1012cm–2·eV–1.可以看出器件界面態密度隨著干法刻蝕RF的增加而明顯增加, 這是大的干法刻蝕損傷帶來更多的刻蝕損傷所致.實驗中發現不同RF功率對器件的三端擊穿特性無明顯影響, 器件耐壓集中在350—380 V.圖2(d)給出了 RF 功率為 50 W 的器件擊穿特性曲線, 器件在限流為1 A/cm2條件下擊穿電壓約在378 V, 且器件擊穿的原因是柵極擊穿.柵極提前擊穿是因為柵極和漏極之間SiO2與GaN形成的MOS結構具有正的價帶帶階.隨著漏極偏壓的增加, 正價帶帶階成為空穴向柵極移動的勢阱, 使得空穴聚集在介質層表面, 從而產生電場集中現象, 造成柵極提前擊穿[26].

本文制備的器件具有約80 nm的SiO2介質層, 理論閾值電壓應該在 12—14 V, 而實際測量值明顯負偏.實際器件中閾值電壓負偏的原因主要有兩個: 1)干法刻蝕存在刻蝕損傷, 尤其是由于高能離子轟擊側壁而在側壁表面處產生較高濃度的氮空位[27], 而氮空位在GaN中屬于淺施主, 施主能級比導帶底低0.03—0.1 eV, 這種施主雜質會補償一部分p-GaN溝道層中的空穴, 從而降低p型摻雜濃度, 甚至使表面p-GaN發生反型變成輕摻雜n-GaN[23]; 2)生長的SiO2介質層中存在有正的氧化物電荷, 正電荷等效于對半導體產生附加正偏壓, 從而降低器件的閾值電壓.

圖3 采用光刻膠和SiO2作為刻蝕掩模制備出的GaN UMOSFET器件的電學特性曲線 (a)轉移特性曲線; (b)溝道場效應遷移率隨柵電壓的變化曲線; (c)輸出特性曲線; (d)亞閾值特性Fig.3.Electrical characteristics of GaN UMOSFETs with SiO2 and photoresist as etching masks: (a) Transfer characteristics;(b) field-effect channel mobility vs.gate voltage; (c) output I -V characteristics; (d) subthreshold characteristics.

為了得到較理想的U型槽形貌, 本文又研究了兩種不同刻蝕掩模進行U型槽的干法刻蝕, 分別是1.6 μm的光刻膠掩模和500 nm的SiO2硬掩模.光刻膠直接采用光刻和顯影形成相應圖形, 而SiO2利用PECVD方法生長, 其圖形通過光刻膠形成窗口后利用反應離子刻蝕機(RIE)刻蝕而成,光刻膠通過有機溶劑去除.圖3(a)和圖3(b)給出了采用光刻膠和SiO2作為U型槽刻蝕掩模的GaN UMOSFET的轉移特性曲線及提取的溝道遷移率, 測試過程漏電壓保持1 V, 兩種器件均可實現開啟關斷, 兩者溝道峰值遷移率分別為49.5和55.2 cm2/(V·s).圖3(c)顯示了不同刻蝕掩模制備GaN UMOSFET的輸出特性曲線, 漏壓從 0到10 V, 柵壓范圍 0 —16 V, 步長 2 V, 可以看出采用SiO2做掩模的器件導通電阻更低, 輸出電流更大.從半對數坐標下的轉移特性曲線可以提取出兩種UMOSFET的亞閾值擺幅, 見圖3(d), 分別是819和 609 mV/dec, 說明采用 SiO2做刻蝕掩模的器件的開關特性更好, 進而計算出相應界面態密度為 2.46 × 1012和 3.42 × 1012cm–2·eV–1.需要指出, 圖3(d)提取的亞閾值擺幅相對于圖2(c)中RF功率為75和50 W的器件亞閾值擺幅稍大.原因是圖2(c)中改變RF功率的器件相比前者多了一步U型槽處理工藝, 即在進行U型槽干法刻蝕后, 刻蝕樣品在85 ℃條件下25%的四甲基氫氧化銨 (TMAH)溶液中濕法處理1 h, TMAH熱溶液對刻蝕側壁起到修復損傷的作用, 同時不會影響溝槽深度[28].

圖4 (a)采用不同刻蝕掩模后 U 型槽的刻蝕形貌; (b)刻蝕掩模側壁的高能粒子反射現象Fig.4.(a) Etching morphology of the U-shape trench using different etching masks; (b) high-energy ion reflection at the sidewall of etching masks.

為了探究采用不同刻蝕掩模的兩種器件表現出上述不同電學特性的原因, 刻蝕后的樣品經過原子力顯微鏡(AFM)來評價刻蝕形貌.圖4(a)顯示了不同刻蝕掩模相對應的溝槽形貌, 選取的溝槽形貌同為寬度約 8 μm, 刻蝕深度約 800 nm, 可以看出采用光刻膠的樣品在溝槽底部兩端處出現了明顯的過刻蝕現象, 即微溝槽效應, 刻蝕后溝槽底部呈現中間高兩邊低的“凸”字型形貌, 圖5是光刻膠做刻蝕掩模的樣品U型槽區域的掃描電子顯微鏡(SEM)圖像.這種U型槽形貌會導致器件在導通時, 載流子流經器件積累區受到的散射作用更大,從而降低器件的工作電流.

圖5 光刻膠掩模的樣品經U型槽刻蝕后的SEM圖像Fig.5.SEM image of U-shape trench after dry etching with photoresist etching mask.

這種現象出現的原因來自兩種刻蝕掩模的形貌不同, 見圖4(b).正性光刻膠作刻蝕掩模時, 經過顯影和堅膜處理后, 光刻膠側壁存在一定角度,形成梯形結構, 且光刻膠厚度約在 1.6 μm, 因此具有較大的側壁面積.高能粒子經過側壁反射后, 在ICP腔室的垂直電場作用下反射軌跡出現彎曲, 所以更容易出現側壁處過度刻蝕[29].而SiO2硬掩模與GaN材料的刻蝕選擇比相較于光刻膠更高,SiO2的厚度僅為500 nm, 因此高能離子的側壁反射效應減弱, 避免了過刻蝕現象.

4 結 論

本文對U型槽的干法刻蝕條件進行了改善,主要研究了RF功率和干法刻蝕掩模對GaN UMOSFET電學特性的影響.實驗結果表明, 適當降低RF功率可以減少工藝帶來的干法刻蝕損傷,從而提高器件溝道的場效應遷移率, 且器件的亞閾值擺幅和界面態密度隨著RF功率的降低而降低,器件的開關特性更好.相比于光刻膠, 厚度較薄的SiO2更適合作為U型槽刻蝕中的刻蝕掩模, 采用此種方法制備的UMOSFET器件的溝道峰值遷移率更優, 界面態密度更小.在未來的研究中, 我們將綜合調節包括RF功率、腔室壓強、反應氣體流量等多項參數, 繼續降低刻蝕損傷, 進一步優化器件電學特性.