FPGA最小系統的數字電源設計

劉衛華 荊立雄 王建生

摘? ?要：文章介紹了一種FPGA最小系統的數字電源設計方法。FPGA最小系統的數字電源包括FPGA端口電壓、內核電壓、EEPROM配置芯片內核電壓等部分。對數字電源產生、軟啟動、上電時序控制進行了設計改進，可以有效避免數字電源設計不合理造成的FPGA最小系統工作不穩定的設計隱患，對于穩定可靠的FPGA最小系統設計具有重要意義。

關鍵詞：現場可編程邏輯門陣列最小系統;數字電源;上電時序控制

在目前的嵌入式航空機載計算機中，現場可編程邏輯門陣列（Field Programmable Gate Array，FPGA）最小系統仍是嵌入式計算機的重要組成部分。FPGA芯片由于輸入/輸出（Input/Output，I/O）接口數量豐富、IO核成熟、高性能、可重構、功能配置靈活，非常適合用來構建嵌入式機載計算機通用的電子硬件平臺[1]。但在實際工程應用中，FPGA導致的故障也頻頻發生，主要原因在于沒有對FPGA最小系統的相關細節約束進行詳細設計保證。FPGA最小系統能運行，但魯棒性、可靠性、穩定性不佳。在惡劣的應用環境下，極易導致FPGA最小系統工作不穩定[2]。本研究從FPGA最小系統的數字電源設計入手，從數字電源產生、軟啟動設置、數字電源上電時序控制等方面入手，提出了一種基于靜態隨機存取存儲器（Static Random-Access Memory，SRAM）工藝的FPGA最小系統數字電源的設計方法，對于提高FPGA最小系統穩定性、可靠性具有重要意義。

1? ? FPGA最小系統的數字電源組成

FPGA最小系統中數字電源一般由以下部分組成：

（1）內核電壓VCCint，是FPGA內部邏輯核心部件邏輯運算的供電電壓，通常小于I/O口電壓，不同芯片工藝水平導致FPGA內核電壓軌不同。

（2）端口電壓VCCO，是FPGA輸入輸出接口的驅動電壓，對于機載嵌入式計算機來說，通常為3.3 V。

（3）輔助電壓VCCaux，用來給集成的系統芯片（System on a Chip，SoC）等器件的其他部分輔助供電。

（4）對于基于SRAM工藝的FPGA，還包括配置可編程只讀存儲器（Programmable Read-Only Memory，PROM）芯片核心電壓，用來給配置PROM的內核供電。

（5）對于基于SRAM工藝的FPGA，還包括配置PROM芯片的I/O口電壓，通常為3.3 V。

2? ? FPGA最小系統的數字電源設計實例

下面介紹一種FPGA最小系統的數字電源部分的設計實例。其中，FPGA主芯片選用Xilinx的XQ4VLX25-10FF668芯片，PROM配置芯片選用XCF32PVO48芯片。選用LTM4644作為FPGA最小系統的核心供電轉換器件。涉及的FPGA最小系統電源電壓如表1所示。

在本實例中，FPGA最小系統數字電源有以下需求：

（1）最小系統數字電源前端供電器件能有足夠的供電能力，能夠支撐最小系統上電沖擊電流的要求。

（2）內核電壓要求在建立過程中單調上升，并且上電建立過程要具有時間確定性[3]。在本例中，FPGA內核電壓要求在0.2～50 ms單調建立，FPGA端口電壓要求在0.2～50 ms單調建立。配置PROM芯片內核電壓要求在0.2～50 ms單調建立，配置PROM端口電壓需要在對RESET引腳進行操作之前建立。

（3）內核電壓供電電壓范圍通常在40～60 mV，具有較高的供電精度要求。在本例中，FPGA內核電壓要求40 mV的供電精度，FPGA端口電壓要求150 mV的供電精度。配置PROM芯片內核電壓供電精度要求為150 mV，配置PROM芯片端口電壓供電精度要求為300 mV。

（4）FPGA芯片內核電壓要優先于I/O端口電壓上電，配置PROM芯片上電時序無要求。

2.1? 數字電源轉換設計

在數字電源的轉換設計方面，采用LTM4644單片解決方案。LTM4644的主要性能指標如下：

（1）四路4A輸出寬電壓輸入DC/DC變換器。

（2）工作溫度為-55～+125 ℃。

（3）輸入電壓范圍為4.0～14.0 Vdc。

（4）輸出電壓范圍可調，為0.6～5.5 Vdc。

（5）輸出電流為四路4 A。

（6）輸出紋波電壓為20 mVP-P。

（7）最大功耗為5.5 W。

（8）自帶熱保護功能。

（9）自帶過流保護、輸出過壓保護等功能。

LTM4644的輸出電壓范圍可以通過外部高精度的反饋電阻進行設置。其輸出電壓的輸出調節公式為：

根據以上公式，在輸出1.2 V，1.8 V和3.3 V時，外部配置的反饋電阻阻值應為60.4 kΩ，30.1 kΩ和13.3 kΩ，LTM4644輸出轉換電路如圖1所示。

LTM4644每路能提供4 A的帶載能力，能夠滿足產品上電的沖擊電流要求。其輸出的供電精度誤差在33 mV，可以滿足供電精度的要求。

2.2? 軟啟動功能設計

LTM4644具備單路軟啟動設置功能，可以通過TRACK/SS管腳，在外部配置相應的電容，設置輸出電壓的爬升率，以提供輸出電壓建立的確定性。

輸出電壓建立時間可根據以下公式進行推算：

在本例中，設置軟啟動的電容值為4.7 nF，依據公式推算，其電壓完整建立時間約為1.128 ms。通過軟啟動方式，為FPGA最小系統的供電電源提供了電壓建立時間的確定性。

2.3? 時序控制功能設計

通過LTM4644輸出，能控制引腳RUN來實現時序控制功能。將要求先行上電的電源輸出用于控制后上電的通道來控制RUN端，以實現固定的上電時序。

在主控功能電路中，由5 V來使能1.2 V和1.8 V的輸出，由1.8 V輸出使能3.3 V的輸出。當5 V爬升至1.2 V時，1.2 V和1.8 V開始輸出;當1.8 V爬升至1.2 V時，3.3 V開始輸出。同時，設置1.2 V，1.8 V，1.9 V和3.3 V的軟啟動時間，使其爬升時間為1 ms，具體如圖2所示。

3? ? 實現效果及結論

FPGA最小系統的數字電源要求較細，通常難以引起設計者的注意，而且在絕大部分應用場合并不會暴露問題。但在高可靠性、高穩定性的產品設計中，應充分考慮數字電源系統的設計。不恰當的供電會導致FPGA不能正常加載、FPGA不工作、FPGA內部損傷等潛在故障。尤其是國產化的部分FPGA芯片，對數字電源的供電要求更加嚴格，應加以注意。給出一種單片的FPGA最小系統的供電電源的解決方案，能夠解決相關的設計隱患，對提高設計的可靠性、穩定性有重要意義。

[參考文獻]

[1]俞宏洋，秦懷宇.基于STM32F334的數字BUCK電源設計[J].電子世界，2018（7）：188-189.

[2]張南山.基于DSP的大功率數字電源產品化研究[J].電源技術應用，2008（2）：65-70，75.

[3]楊成，賀明智.基于ARM的數字電源控制器設計[J].儀器儀表與分析監測，2019（2）：6-10.

Design of digital power supply for FPGA minimum system

Liu Weihua， Jing Lixiong， Wang Jiansheng

（Xian Aeronautics Computing Technique Research Institute， AVIC， Xian 710065， China）

Abstract：This paper introduces a design method of digital power supply for FPGA minimum system. The digital power supply of FPGA minimum system includes the voltage of FPGA I/O ports，kernel voltage， EEPROM configuration chip kernel voltage and so on. The design of digital power generation， soft-start and power sequence control is improved in this paper. The hidden trouble of instability caused by unreasonable digital power design could be reduced， which is significant for stable and reliable design of FPGA minimum system.

Key words：field programmable gate array minimum system; digital power supply; power sequence control