莫嘯　李冬　張明科　孔德鑫

摘要：本文基于TSMC 28nm HPC工藝，設計了一款應用于900mV低壓差線性穩壓器（Low output Voltage，LDO）的高精度自偏置帶隙基準源。仿真結果表明，在1.8V的工作電壓下，該帶隙基準的輸出電壓接近600mV。tt模式，溫度范圍-40℃到125℃，該帶隙基準的溫度系數低至8.8ppm/℃，具有良好的溫度特性。tt模式，27℃時，低頻的電源抑制比達到78.8dB，靜態電流15.4μA。

關鍵詞：自偏置;帶隙基準;溫度系數;電源抑制比

中圖分類號：TN432 文獻標識碼：A 文章編號：1007-9416（2019）08-0075-03

0 引言

電壓基準是當今模擬集成電路設計中應用最為廣泛的模塊，廣泛應用于LDO，數模/模數轉換電路（Analog to digital/digital to analog convert circuit，AD/DA）等電路。無論是哪種應用場景，均要求電壓基準的輸出電壓具有不隨電源電壓變化，溫度波動時輸出電壓變化小，輸出電壓不能受工藝影響的特點。帶隙基準結構最早提出于1971年，相較于其他結構，帶隙結構的電壓基準能夠更好的滿足現階段LDO，AD/DA等模擬模塊的應用需求，成為目前最常用的電壓基準實現結構。

本文研究了基于TSMC 28nm HPC工藝下的帶隙基準源的設計，該帶隙基準將被應用在900mV的高精度LDO中，因此對其精確度有一定的要求。

1 帶隙基準的設計

帶隙基準的一個重要性能指標是溫度系數。在雙極性晶體管中，基射極電壓與溫度有著負的溫度系數，而兩個具有不同密度的雙極性晶體管電壓差有著正的溫度系數。利用正負溫度系數的疊加，可以正好得出與溫度不相關的電壓。這是帶隙基準的基礎。本文提出的帶隙基準是電流模式的帶隙基準，其電路結構如圖1所示。

從左到右，該帶隙基準模塊主要包括啟動電路、自偏置電路、運算放大器、基準核心模塊、緩沖器，同時還具有為下級模塊提供基準電流的輸出電流部分。該帶隙基準模塊采用了自偏置的電路結構，當支路電流為零時，將出現基準核心模塊無法啟動的情況，稱之為零狀態。零狀態是任何自偏置電路結構都會遇到的，與工作狀態相對立的狀態，處于零狀態下的偏置電路將失去價值。為了保證帶隙基準模塊可以一直處于啟動狀態下，需要在支路電流為零時，為支出電流提供一個額外的擾動，將工作點推離該狀態，進入正常的工作狀態，因此該電路需要一個啟動電路。

本文啟動電路的主要實現方式是通過電容在電路使能信號或電源電壓跳變時帶來的抖動進行充放電過程，將偏置電路推離零狀態。在將偏置電路推離零狀態后，該自啟動電容將不再工作，且不會帶來任何功耗。

自偏置電流源的電流表達式為，從該表達式中可以看出，輸出電流與閾值電壓和電阻有關，與電源電壓無關。但該結論的得出，忽略了溝道調制效應，且該效應在深納米工藝下更為明顯。在實際的電路設計中，輸出電流并非完全與電源電壓無關，只能采用長溝道的晶體管來抑制該效應。

運算放大器采用折疊式共源共柵結構，以提高基準電壓的精度以及對電源電壓變化的抑制能力。緩沖器buffer的輸出連接到輸出PMOS管的柵極構成負反饋，提高穩定性。運算放大器需要偏置電路提供四個不同的電壓，偏置電路采用兩個電流鏡形成四個偏置電位為放大器提供合適的偏置電壓。基準核心電路采用了低壓共源共柵結構，電流鏡和差分對管均采用溝道長度較大的晶體管，減少了溝道長度調制效應導致的輸出對電源的依賴性。在設計中，兩個三極管發射極面積比為8：1，即兩個三極管的數量比為8：1。

2 帶隙基準的版圖設計與仿真結果

2.1 前仿真結果

在全工藝角（tt，ff，ss，sf，fs）下，選取27℃、-40℃、125℃三個溫度點，該帶隙基準的輸出電壓數據如表1所示。

tt模式，1.8V的電源電壓下，針對溫度從-40℃到125℃的范圍內，對該帶隙基準的溫度系數進行仿真，仿真結果如圖2所示。

全工藝角下的溫度系數數據如表2所示。

tt模式，1.8V的電源電壓下，該帶隙基準的電源抑制比仿真結果如圖3所示。

全工藝角下的電源抑制比數據如表3所示。

整個帶隙模塊的靜態電流數據如表4所示。

2.2 版圖設計與后仿真結果

本文設計的帶隙基準基于TSMC 28nm HPC工藝進行設計。為提高帶隙基準電路的精確度，本文中的NMOS全部采用深N阱晶體管，在NMOS、電阻、電容所在的襯底區域增加深N阱，防止噪聲從襯底影響敏感電路。基準核心電路的三極管采用3X3布局，位于版圖的左上角，通過共質心的結構，減小工藝誤差。運算放大器的輸入對管采用共質心對稱的結構，提高匹配度。在電流鏡等結構中，周圍增加dummy管，減小工藝誤差。在電阻串中，電阻采用交叉結構，提高匹配度，同時在兩側增加dummy電阻。最終該部分版圖如圖4所示。

2.3 后仿真結果

在全工藝角（tt，ff，ss，sf，fs）下，選取27℃、-40℃、125℃三個溫度點，該帶隙基準的輸出電壓數據如表5所示。

tt模式，1.8V的電源電壓下，針對溫度從-40℃到125℃的范圍內，對該帶隙基準的溫度系數進行仿真，仿真結果如圖5所示。

全工藝角下的溫度系數數據如表6所示。

tt模式，1.8V的電源電壓下，該帶隙基準的電源抑制比仿真結果如圖6所示。

全工藝角下的電源抑制比數據如表7所示。

整個帶隙模塊的靜態電流數據如表8所示。

3 結語

本文基于TSMC 28nm HPC工藝，設計了一款帶有自偏置電路的帶隙基準源。仿真結果表明，在1.8V的工作電壓下，工藝角變化以及溫度變化對該帶隙基準電壓的影響較小，實現了精度較高的輸出電壓指標，在實現不錯的電源抑制比的同時，具有較小的功耗。本文采用的深N阱結構，可以為提高帶隙基準精度提供一定的參考。

A high Precision and Self-bias Bandgap Reference

MO Xiao， LI Dong， ZHANG Ming-ke， KONG De-xin

（The 38th Research Institute of China Electronic Science and Technology Group Corporation ， Hefei Anhui? 231500）

Abstract：Based on TSMC 28nm HPC technology， this paper design a high-precision self-bias band gap reference source applied to 900mV low-output voltage. The simulation result shows that output voltage of the band gap reference is close to 600mV under the working voltage of 1.8V. In tt mode， the temperature coefficient of the band gap reference is as low as 8.8ppm/℃ in the temperature of -40℃ to 125℃， showing good temperature characteristics. In tt mode， the low-frequency power supply rejection ratio reach 78.8dB， and the static current is 15.4μA at 27℃.

Key words：self-bias; bandgap reference; temperature coefficient; power supply rejection ratio