圖形電鍍工藝中夾膜問題改善

李 成 王一雄

（深圳市迅捷興科技股份有限公司，廣東 深圳 518100）

1 圖形電鍍銅夾膜問題

隨著電子產品的多功能化、小型化、輕量化的發展，精細線路的設計成為PCB生產的必然趨勢。圖形電鍍是PCB制造加厚銅的主要方式，夾膜是此工藝流程的頑疾之一。

如圖1所示，PCB加工在圖形電鍍過程中，金屬層的厚度平齊干膜后擺脫了干膜的束縛，向上生長的同時也向側面生長而“夾”住干膜。表層圖鍍錫厚一般為4 μm～6 μm，表層圖鍍銅厚一般為20 μm～30 μm，銅的影響度要高于錫的影響度。

圖1 夾膜縱向觀察示意圖

產生圖形電鍍夾膜的原因大同小異，公司深圳工廠以樣板為主，板子復雜多樣且量小，收集兩年來夾膜案例，以龍門線鍍銅/錫均勻性差、板子圖形難度大、操作失誤占比最大。

2 改善對策

2.1 龍門線鍍銅/錫均勻性差

小尺寸板夾膜報廢是多數樣板廠的特色，主要是龍門線制作入槽尺寸≤457.2 mm（18 in）時，浮架區域鍍銅嚴重偏厚，調整設備設施適應各種尺寸板制作即可改善。調整電鍍銅錫的均勻性有助于改善電鍍夾膜，此點本篇不多描述。

2.2 板子圖形難度大

夾膜板的圖形間距一般小于0.075 mm，線與線、孔環與線、pad與pad等都會發生夾膜，圖形難度越大，夾膜幾率越高，難度圖形有以下三類。

2.2.1 圖形分布不均勻

圖形主要分為大銅皮、密集線、密集孔及孔環、孤立線、孤立孔及孔環、孤立盤（pad）。以圖2為例，相同面積內圖形有效鍍銅面積的差異越大則圖形難度越大；鍍銅面積差異相同時，對比的面積越大，圖形難度越大，孤立區鍍銅越厚，大銅皮區鍍銅越薄，通俗來講圖形越孤立鍍銅越厚。

解決此類問題多數情況下都是工程先卡關，將難度大的板更改為負片流程、在全板電鍍以后增加鍍孔流程適當減少圖形電鍍的銅厚或在孤立區域添加分流圖形進行分電流。若部分板未識別下到產線，操作人員需要辨識出來進行長時間低電流作業或返回前工序用鍍孔流程制作，暫時沒有更好的解決辦法。

圖2 圖形分布不均時電流分布示意圖

2.2.2 圖形殘銅率低

工程提供的受鍍面積包含板內有效圖形面積、引線面積、板邊面積和阻流pad面積，后兩者屬于額外面積，一般情況下板邊和阻流pad殘銅率50%～100%。當有效圖形面積殘銅率很低時，正常制作時會出現鍍銅偏厚的問題。類似板的有效圖形殘銅率低，可以視作圖形分布均勻，降低圖形電鍍參數同步降低銅厚和錫厚即可解決，為方便管制，將單面殘銅率低于30%時將額外面積單獨列出來，ERP系統顯示有額外面積的需減20%～50%額外面積，有效圖形殘銅率越低，額外面積減的比率越大。殘銅率30%以上的板，會綜合殘銅率、孔銅要求和圖形分布來設置電流密度。

2.2.3 圖形的正反兩面殘銅率差異大。

待圖鍍的板兩面導通，雖然電鍍時兩面分別有對應的整流機輸入電流，但電鍍過程中仍會有電流通過板側邊或則板內孔透到另一面，當正反兩面殘銅率差異很大時，殘銅率低的一面鍍銅會偏厚。用均勻分布的直線與直角折線繪出電流分布狀態可做參考（見圖3）。

圖3 正反兩面殘銅率差異大時電流分布示意圖

類似板正反兩面的電流出現分流不均，所以當正反面的受鍍面積比值≥2∶1時（用較大值除以較小值），面積小的一面減去25%～100%的受鍍面積，面積大的一面加上減去的面積，懸殊越大增減的越多，比值≥5∶1時面積小的一面不輸入面積，面積大的一面面積為兩面之和。

2.3 操作失誤

操作失誤并非單純的輸錯電流參數，更多的是未辨別圖形、減錯面積和配板不當。深圳廠主打樣板，70%的板夾不滿一條飛靶，配板準則和電鍍參數選用由工藝人員編入標準作業指導書，生產一線員工根據文件要求選擇參數。能參照規范執行的確可以減少配板的夾膜報廢，但實際執行起來較難，樣板廠的“快”和實際生產的“找”、“配”、“算”相互矛盾，所以需要用“信息化”來解決此問題。

圖4所示為圖鍍工序開發的圖鍍智能配卡軟件，大致描述如下：在思方平臺建立新程序，在后臺編輯并輸入規則（如何減面積、如何用參數等），LOT卡上設計條形碼，掃碼后顯示數據并將信息傳遞并生成圖形電鍍的生產資料，殘銅率相近可以配的板集中顯示減少員工找板耗時，電流密度直接顯示需員工參考文件內容做選擇。電鍍面積直接增減并運算成實際需要的面積不需員工運算。

圖4 圖鍍智能配卡軟件示意圖

2.4 優化項

（1）夾膜報廢需要兩個過程，一是金屬層“夾”住干膜，二是干膜沒有被褪掉。從“滲透、膨漲、裂解、破碎”的褪膜機理及褪完膜后的膜碎狀態來看，傳統的氫氧化鈉褪膜效果遜于水溶性有機去膜液，導入去膜液提升褪膜能力理論上會減少夾膜發生率。

（2）鍍錫參數優化。氫氧化鈉褪膜會溶錫，去膜液對錫的攻擊小，經過實驗測試導入去膜液，將平均鍍錫參數從1.1 A/dm2×700 s調整為0.9 A/dm2×600 s，平均錫厚減薄約2 μm。物料成本可以節約，理論上會減少夾膜發生率。

（3）鍍銅參數優化。圖形電鍍以滿足孔銅為主，深鍍能力直接影響表層圖鍍銅厚度，而電鍍銅光劑對深鍍能力起決定性的作用。經過一系列實驗，用陶氏101系列光劑明顯優于125T系列光劑，將平均鍍銅參數1.3 A/dm2×80 min調整為1.2 A/dm2×80 min，平均銅厚減薄約2 μm，理論上也會減少夾膜發生率。

3 總結

針對圖形電鍍產生夾膜的因素，如以上列舉的電鍍均勻性、圖形難度、配板、電鍍參數、褪膜效果等進行改善，取得了將夾膜報廢率從0.23%降至0.08%的效果。