基于硅工藝的毫米波功率放大器中的堆疊型設計

那炘

摘 ?要：為了提高基于硅工藝功率放大器電路中場效應管的電壓處理能力，越來越流行的方法是使用共享相同漏極電流的多個器件的串聯連接。該方式使得高頻率的功率放大器能夠實現瓦特級輸出功率，且具有良好的效率，線性度和擴展帶寬。它還被證明可以在高達90GHz的毫米波頻率和帶寬高達50GHz的寬帶放大器中有效工作。本文回顧了堆疊MOS場效應管設計的進展和挑戰(zhàn)。重點突出闡述了晶體管在與上層晶體管堆疊時，如何進一步保證晶體管層間電流和電壓的正確對準的相關問題。

關鍵詞：CMOS功率放大器;高效率;毫米波

第一章 ?引言

雖然摩爾定律的進步提供了大量具有高微波增益的低成本MOSFET，但是縮放晶體管的電壓處理能力還不適合功率放大器。大多數功率放大器都必須采用高壓擺幅，以避免在場效應管（Field Effect Transistor，FET）漏極處使用非常小的負載電阻，同時對50歐姆輸出進行大規(guī)模阻抗轉換，這些輸出往往是有損耗的并且?guī)捠芟蕖腟hifrin，Sowlati，Ezzedine 和其他人的開創(chuàng)性工作開始，許多研究成果中已經確定，增加片上電壓擺幅的有用策略是將器件串聯組合，各個管子的電壓相位相加以產生相對高的輸出電壓。本文回顧了使用數字CMOS集成堆疊結構實現微波和毫米波頻率功率放大器的最新結果，并強調了在這一方面繼續(xù)進行工作的挑戰(zhàn)。

第二章 ?堆疊型功率放大器設計

堆疊功率組合方法在圖1示出。在大多數例子中，總漏極電壓擺動在堆疊中的晶體管之間被均等地劃分。由于漏極電流近似恒定，所以呈現給不同漏極的阻抗Zsk必須隨著堆疊上升而增加。通過選擇附著在上層晶體管的柵極上的適當的電容Cx，可以方便地設置這些阻抗。如果忽略Cdg，可以表示為：

對于級聯連接，當Cx非常大時，導致Zsk = 1 / gm。相比之下，Cxk具有特定值，其導致適當增加的Zsk（盡管它從原則上可能作為共柵器件的情況下降低了頂級器件的增益）。因此，頂部器件的柵極經歷顯著的電壓擺動，這是必要的，以避免在堆疊的上層處的漏極和柵極之間的擊穿。式（1）指導了堆疊結構的直觀設計，雖然它可以在許多III-V族器件中相對精確地應用，但在傳統的硅基MOSFET中，必須對其進行校正以解決Cdg的顯著影響。圖2顯示了Cx不可忽略時，Cdg / Cgs的計算值，這是對于Ropt = 3 / gm的特殊情況。利用這一效果是典型的設計方案。式（1）還有其他注意事項，這使得設計更復雜。阻抗關系假定晶體管作為壓控電流源，在其有源區(qū)中工作;當器件兩端的漏極電壓崩潰時（當功率放大器接近飽和時），應用不同的考慮因素。此外，存在顯著的電容，這些電容有助于在漏極處看到阻抗。加載中間節(jié)點的電容包括漏極，浮動源和互連的基板的寄生電容，以及上晶體管的固有柵極電容（由Cx修改確定）和晶體管的Cds值。為了減小寄生電容，以及避免體效應跨導退化，許多堆疊CMOS FET努力采用了絕緣體上硅工藝，特別是高電阻率硅或藍寶石襯底。

第三章 ?毫米波設計

在高頻時，忽略寄生電容會產生不可接受的增益降低。為了調出浮動源節(jié)點處的電容，已經采用了各種策略：a）并聯電感到地：b）FET之間的串聯電感：c）添加外部電容CD。在由Ezzeddine引入的最后一種技術中，如果實際上電壓按照良好建立的比例隨著堆棧上升而縮放，那么在電壓偏移期間由Cdsx注入節(jié)點的電荷可以準確地抵消從電壓偏移中移除的電荷。該節(jié)點以其寬帶方式從其寄生電容接地。通常需要準確的電容知識以避免引入不穩(wěn)定性。在許多毫米波設計中，并聯電感器或傳輸線已用于中間節(jié)點匹配。一個典型的例子是采用45nm SOI CMOS工藝的3層放大器，其工作頻率為90 GHz，增益為12 dB，飽和輸出功率為17 dBm，PAE為14%，。

實際上，在毫米波狀態(tài)下，根據簡單的理論，沒有觀察到輸出功率精確地縮放，因為沿著疊層的電壓并不總是相加。如果在階段k存在向上移動堆疊的相位角θk的變化，則功率降低并且效率受到不同階段的cos2θk的乘積的影響。一種工作在45 GHz的堆疊FET放大器的就采用不同級數構建了一個新型結構。對于每個晶體管場景的恒定電流以及恒定RL情況，表示出了功率隨晶體管數量的理論變化，其輸出功率高達140mW。

各種機制都可能導致堆疊FET放大器的振蕩行為。共柵極或共源共柵放大器眾所周知的機制之一與堆疊晶體管源的電容性負載有關。從柵極看到的阻抗可能具有負實部，如果存在與外部柵極電容器串聯的寄生電感Lx，則振蕩可以在由Lx和總電容的諧振給定的頻率下發(fā)生。相關的觀察結果是，看到頂部晶體管的源極的阻抗僅對于柵極端子處的設計電容Cxk具有適當的設計值Ropt;如果存在接地寄生電感，則在足夠高的頻率下，柵極與地之間的阻抗將具有正電抗，負載阻抗Zsk將具有負實部。

第四章 ?總結

到目前為止討論的堆疊FET結構使用連接到堆棧底部的單個輸入驅動器，以及連接到上部晶體管的柵極的無源元件。一個有吸引力的想法是通過使用單獨的驅動器或一堆變壓器或耦合線來使用堆疊中更高的晶體管的有源驅動。堆疊結構的分析主要集中在A類或AB類放大器上。堆疊結構也已用于開關模式操作，用于在高達45GHz的頻率下實現E類放大器。另一個主題是使用堆棧內的各種晶體管來執(zhí)行附加功能，例如調制。得到的結構具有混頻器/調制器以及功率放大的功能。這種電路可以比單獨的調制器具有更高的效率，因為所需的電壓開銷是整個電源電壓的一小部分，并且實現了非常高的頻率操作。