MEMS工藝對傳輸線微波性能的影響

沈國策 顧鵬飛 周駿 吳璟

【摘?要】本文著重闡述了MEMS工藝對TSV技術（through silicon via）和平面傳輸線的影響。首先基于HFSS建立了TSV通孔以及微波傳輸線的理論模型。針對X波段（10GHz），當硅襯底的高度一定時，分析了TSV通孔的半徑大小、信號孔與屏蔽孔的間距、不同類型的微波傳輸線結構、線寬對微波集成電路性能的影響。通過優化關鍵的工藝參數，分別得出了性能優異的傳輸模型。

【關鍵詞】TSV技術;CPWG傳輸線;MEMS工藝

1?引言

隨著天線通信，汽車 和軍用電子產品的快速發展，電路集成正向著多功能、小型化、便攜式、高速度、低功耗和高可靠性的3D集成方向發展。基于微納米的MEMS加工平臺可以將元器件的集成推進到子系統階段，從而使射頻微系統實現3D結構的高度集成化。硅基通孔（TSV）和平面傳輸線的設計直接影響著3D集成電路的性能

2?TSV技術

TSV（through silicon via）技術是穿透硅通孔技術的縮寫，一般簡稱硅通孔技術，是三維集成電路中堆疊芯片實現互連的一種新技術和解決方案。由于TSV能夠使芯片在三維方向堆疊的密度最大，芯片之間的互連線最短，外形尺寸最小，并且大大改善芯片和低功耗的性能，成為目前3D集成工藝中最引人注目的一種新技術。

圖（1）是TSV通孔的三維結構圖，中間的TSV通孔為信號傳輸線，四周的TSV通孔為信號屏蔽孔。其中影響TSV電性能的主要參數有：1、TSV_D（通孔直徑）2、TSV_H（通孔的高度）3、TSV_R_sheild（信號通孔與屏蔽孔之間的間距）。結合仿真結果表明：相同的條件下，硅通孔的高度越大，TSV的插損就越大。當TSV_H一定時，在特定的工作頻率下，TSV通孔的直徑和屏蔽孔之間的間距會存在一個最優值，基本上與coaxial Cable的理論值保持一致。下圖（2）為：TSV_D=30um，TSV_R_sheild=265um，TSV_H=300um時的仿真結果，頻率f=2-18GHz內，S11≤-32dB，S21≥-0.3 dB/cm。

3?微波傳輸線

基于MEMS技術的微波電路中最常采用的傳輸線結構有：微帶線，共面波導（CPW），共面接地波導（CPWG）。針對不同的工作頻段和硅襯底的厚度，不同的傳輸線結構會有不同的線寬和間距，從而影響著電路的微波性能。三種傳輸線的基本結構如圖（3）所示，它是由敷在硅介質基片一面上的導體帶（Au）和敷在另一面得接地板構成，相應的參數如圖所示：

圖（3）是基于硅介質基板的平面傳輸線結構。在不同的工作頻段，根據硅襯底的厚度可以采用相應的傳輸線結構。通過MEMS 3D集成工藝可以精確的控制傳輸線的線寬和間距，從而保證了傳輸線的真實拓撲結構和仿真模型保持一致。以CPWG傳輸線為例，對電路性能影響的主要工藝參數為：線寬W和信號線與地之間的間距G。在MEMS工藝中，通過調節和改變這兩個參數，可以很好的解決了傳輸線具有高回波損耗，低插損和阻抗匹配的問題。圖（4）采用的傳輸線結構為CPWG，工作頻段為X波段，其它參數為：W=85um，G=40，硅基高度H=400um，傳輸線長度L=2000um。頻率f=10GHz，S=-38dB，S=-0.2 dB/cm。

4?結論

本文分別討論了MEMS工藝對TSV和微波傳輸線（微帶線、共面波導和接地共面波導）對微波傳輸性能的影響。針對不同的工作頻段，首先根據50歐姆的電路阻抗匹配，優化微波傳輸線的參數，確立電路的拓撲結構，最后通過優化關鍵工藝參數得出性能優異的TSV和傳輸線模型。

參考文獻：

[1]D.M.Jang，et al.，"Development and evaluation of 3-D SiP with vertically interconnected Through Silicon Vias（TSV），"in 57th Electronic Components and Technology Conference 2007

[2]M.Motoyoshi.Through-silicon via（TSV）.Proceedings of the IEEE，2009，97（1）：43-48.

[3]朱建.3D堆疊技術及TSV技術.固體電子學研究與進展，2012

（作者單位：微系統事業部 南京電子器件研究所）