數字式波形信號發生器模擬仿真設計

摘? 要：截至2019年，中國研制波形發生器已經數十年，并取得了一些突破性的成果。就目前國內的成熟產品來看，多為一些FPGA的信號波形，Agilent 33120A函數發生器等，但從軟件底層的一些技術層面上來說，我國數字式波形信號發生器與國外同類產品無論在種類和性能上都存在巨大的差距[1]，特別是如今中美貿易摩擦不斷，在科技上我國被外國進行技術封鎖，因此我們更要加緊研發此類產品，推動我國科技進步。本文主要是提出了波形信號發生器的設計理念和設計原理，重點講述了在KEIL環境下進行編程，并在Proteus中進行仿真。

關鍵詞：KEIL;Proteus;抗干擾;模擬仿真

中圖分類號：TN792? ? ? 文獻標識碼：A 文章編號：2096-4706（2019）15-0019-03

Simulation Design of Digital Waveform Signal Generator

WAGN Yanan

（College of Electrical Engineering and Automation，Henan Institute of Technology，Xinxiang? 453003，China）

Abstract：As of 2019，China has begun to develop waveform generators for decades and has achieved some breakthrough results. As far as the mature products in China are concerned，most of them are signal waveforms of some FPGA，Agilent 33120A function generators，etc.，but the technical level of the underlying software，There is a huge gap in performance on China’s digital waveform signal generators and similar products abroad are in the category[1]，especially the China-USA trade friction continue. In technology，China is blocked by foreign countries. Therefore，we must step up research and development of such products and promote China’s scientific and technological progress. This paper mainly proposes the design concept and design principle of the waveform signal generator，focusing on programming in the KEIL environment and simulation in Proteus.

Keywords：KEIL;Proteus;anti-interference;analog simulation

0? 引? 言

2019年正處于電子信息技術爆炸式發展的新時代，數字信號源在測試器件領域擁有著十分重要的地位，作為通用的測試和測量裝置，數字式波形信號發生器不僅僅只是用來輸出簡單的正弦波、矩形波等標準波形。多年來，標準波形已經從較為復雜的模擬信號振蕩電路發展到現今較為簡單的數字化電路，本文主要講述其設計思想和原理，并通過編程進行處理來改變其波形頻率及切換各種波形。

1? 設計思想

如果僅僅是使用單片機和D/A轉換器結合，讓單片機產生波形信號，D/A輸出來改變調壓，雖然可行，但是產生信號會出現不穩定的情況，甚至有可能產生不出來所需要的信號，也有可能只產生半個信號，這種情況，筆者在之前做的實驗中都出現過，筆者想讓波形信號發生器產生四種波形，可是無論怎么調試，都只能出現一個半波形，后來經過查閱資料發現是設計方法的問題，在此基礎上查閱相關文獻，筆者又提出了兩種新的方法，更換為ARM芯片去實現更好的計算性能和穩定性，或者采用單片機編程的方法去實現，經過綜合考量，若硬件平臺采用ARM Cortex-M3內核的STM32微處理器作為主控芯片，并以此為基礎設計各個功能模塊的電路，不僅設計過于復雜，而且在軟硬件結合過程中，時常會出現不穩定的情況，為了工業穩定性和實用性，并讓成本處于可控范圍內有利于生產推廣，本文選擇第二種方法，在硬件電路不變的情況下，通過編程的方法，提高數字信號的穩定性，提高數字信號的準確性。

2? 硬件設計

數字式波形信號發生器系統的主要功能是產生穩定可靠的任意波形信號，一個穩定可靠簡單方便的硬件平臺可以為數字化波形信號發生器的軟件設計工作打下堅實的基礎，首先來講下本文設計的如圖1所示的硬件原理框圖是如何來實現數字式波形信號發生器，當系統經過調試后運轉起來的時候，單片機是整個波形發生器的大腦和中樞，在這里寫入已經編寫和調試好的程序用來進行各種功能的轉換和信號幅度的調節，進而產生各種各樣的信號波形;接著我們通過鍵盤電路進行單片機的簡單運行操控，單片機通過顯示電路，顯示當前我們的操作;當數字信號到達D/A轉換電路時，D/A轉換電路將其轉換成所需要的輸出波形（即模擬信號），接著通過放大電路對其進行放大后進行波形輸出;這里要提一下復位電路，如果系統出現問題，我們可利用復位電路進行初始化設置。

3? 軟件設計

數字式低頻信號發生器因其抗干擾能力強、設計靈活、可靠性好、節省硬件資源而逐漸受到關注。本次設計為說明微機系統軟件的抗干擾方法以MCS-51單片機系統為例，在實際數字式波形信號發生器應用環境中，針對本文所要探究的對象其軟件抗干擾的研究內容主要分為兩個大的方面：如何盡可能地消除模擬輸入信號的噪聲和在程序運行出現錯誤時觸發其主程序重新進入正確的循環的方法。

3.1? 攔截技術

所謂的攔截技術是將系統中存在的錯誤的程序指向指定位置并再次執行錯誤處理。通常，首先要做的就是合理布置軟件陷阱用于來攔截出錯程序，然后通過分析主程序容易出錯的位置將陷阱置于合理的位置。如果非程序區域一旦有出錯的程序進入，那么冗余指令將會無效從而保證主程序正常。一旦有錯誤的程序進入該區域，它就可以自動合并。

用戶程序區域中的模塊之間的空閑單元也可以用作填充指令。這里，程序存儲器的容量限制是不可避免的因素，為了能及時地捕獲錯誤的中斷信號我們設置一個觸發機制，在1K存儲空間內把軟件陷阱設置在相應的中斷程序中，如果由于干擾導致中斷，就會觸發此機制進行攔截。

3.2? 軟件“看門狗”

“看門狗”技術其實是為了防止失去控制的程序進入無限循環永不停止，如果遇到這種情況，目前來看我們常用“看門狗”技術來使程序脫離這個無限循環。直白地講就是連續不斷通過檢測在線程序的循環運行的時間長度來進行判斷是否程序運行正常，其判斷的依據就是查看循環的時間長度，是否大于之前在系統內部設置的最大程序循環運行時間，如果進入無限循環，就要找到錯誤位置的程序。

“看門狗”技術可以用硬件或者軟件實現。如果系統不能定期“喂狗”，硬件“看門狗”電路出現故障造成硬件干擾，在此處筆者提出一個解決辦法，通過設置T0，T1兩個定時器去循環監視，從而構成一個環形網絡進行循環監視保證系統可靠。為了提高系統可靠性和穩定性應常用“看門狗”軟件的環形結構使其具有良好的抗干擾性能。假定T1定時器用于串行通信的測量和控制系統通常可改由串口中斷來進行監控而不是通過定時器T1進行中斷的。此時，看門狗軟件監視的原理是：在主程序、T0和T1中斷服務程序中設置操作觀察變量用來對程序服務進行檢測。如果檢測到觀測的變量不正常，例如添加1時并沒有執行，則將其傳送到錯誤處理程序以進行下一次的程序故障排除[2]。

3.3? 系統故障處理、自恢復程序的設計

因掉電后復位和干擾復位都屬于單片機MCU系統異常復位，此時我們的主程序應該能進行故障的診斷并可以啟動自恢復程序，但是需要進行一定程度的識別。從基礎理論上來簡單的說明的話，硬件抗干擾和軟件抗干擾時需要相互配合、相互協調、主動與被動相結合，仔細徹底地分析干擾源同時一并考慮硬件與軟件抗干擾兩者的結合性，進而對系統故障處理、自恢復程序進行合理設計以完成系統監控程序[3]。

4? 系統調試

數字式波形信號發生器系統的具體調試是系統設計的重要組成部分，如果調試的不好有可能出不來完整的波形，或者只出現半個波形的情況，筆者在具體調試中就遇到了相關的問題，接下來就遇到的問題進行詳細講解。連接Proteus環境中的電路圖編寫程序并在Keil uvision2環境下運行，然后與Proteus協調以調試整個硬件和軟件的功能性。

5? 信號頻率數據采集程序

該設計通過選擇單片機的數據端口將各種波形的數據發送到單片機的程序儲存器。并通過改變信號的頻率的十位數、百位數來改變相應的頻率，然后計算出其初始值，并進行中斷改變D/A轉換器的輸出的波形。利用8位D/A轉換器DAC08032在數模轉換模塊將8位數字量轉換為模擬量進行輸出。

5.1? 產生鋸齒波的原理

首先，鋸齒波中的對角線連續依次遞進增長，并在一個周期內從最小值開始逐漸增加，當達到最大值時，返回最小值，再從最小值遞進到最大值，并且當重復該循環時，當步長間隔小時，使用delay方法生成鋸齒波，設置參數S3讓它連續加1，直到它被添加到255，然后自動返回0。連續重復上述過程以產生鋸齒波。

5.2? 輸出波形

鋸齒波仿真圖如圖2所示，鋸齒波程序如下：

case 3：

while（s1&&s2&&s3）

{

For（u=0;u<64;u++）

P2=juchi[u];

}

break;

6? 結? 論

本文主要講解了設計思想、鋸齒波波形產生的原理、抗干擾及軟硬件調試的相關過程，在信號頻率數據采集程序中做了Proteus仿真及其調用程序，實現了各個波形的切換，各種參數的設定，頻率增減等功能，通過上文我們可以得知采用單片機來設計數字式波形信號發生器是具有一定的性價比、可靠性、穩定性，但在設計中要注意通過編程的方法，提高數字信號的穩定性和準確性。

參考文獻：

[1] 陳平，張沛朋.基于VHDL多波形發生器的設計與實現 [J].濟源職業技術學院學報，2010，9（2）：17-20.

[2] 方玲.“看門狗”技術在單片機系統抗干擾設計中的應用 [J].安徽電子信息職業技術學院學報，2005（4）：90-92.

[3] 孫夢穎，曹俊江.軟件抗干擾技術在單片機系統設計中的應用 [J].信息與電腦（理論版），2017（11）：38-39.

作者簡介：王亞楠（1991.01-），男，漢族，河南平頂山人，教師，碩士，研究方向：電工理論與新技術。