一種二次雷達(dá)射頻收發(fā)一體機(jī)設(shè)計(jì)

倪文飛 謝 遲 夏 丹 魯長(zhǎng)來 水 泉

(安徽四創(chuàng)電子股份有限公司 合肥 230000)

0 引言

二次雷達(dá)[1]與飛行器通過詢問-應(yīng)答工作模式進(jìn)行飛航信息交互，二次雷達(dá)詢問信號(hào)以特定模式體現(xiàn)，如標(biāo)準(zhǔn)詢問模式、聯(lián)合詢問模式及S模式[2]。傳統(tǒng)二次雷達(dá)接收系統(tǒng)將頻率1090MHz應(yīng)答信號(hào)通過模擬下變頻轉(zhuǎn)變?yōu)?0MHz中頻信號(hào)并進(jìn)行數(shù)字基帶處理，同時(shí)需要合成1030MHz詢問信號(hào)及旁瓣抑制信號(hào)，設(shè)備較復(fù)雜。收發(fā)設(shè)備一般通過高速光纖傳輸數(shù)據(jù)，而在實(shí)時(shí)傳輸模式下，設(shè)備量大，并且隨著信號(hào)通道增加，光纖傳輸可靠性將會(huì)下降。目前小型化、可移式已成為二次雷達(dá)收發(fā)設(shè)備發(fā)展趨勢(shì)，二次雷達(dá)對(duì)射頻采樣及高速信號(hào)合成存在極大需求，同時(shí)異步傳輸可簡(jiǎn)化傳輸設(shè)備?；谝陨夏康模岢隽艘环N射頻收發(fā)一體機(jī)，通過異步傳輸實(shí)現(xiàn)數(shù)據(jù)通信。

1 設(shè)計(jì)思想

傳統(tǒng)二次雷達(dá)收發(fā)系統(tǒng)如圖1所示，和波束應(yīng)答、差波束應(yīng)答及控制波束應(yīng)答[3]經(jīng)過模擬下變頻輸出，頻率源模塊輸出3路1030MHz信號(hào)至3路模擬混頻器，3路60MHz應(yīng)答信號(hào)傳輸至中頻數(shù)字接收機(jī)[4]進(jìn)行數(shù)字下變頻處理[5]，模擬通道設(shè)計(jì)復(fù)雜。

圖2為以射頻收發(fā)一體機(jī)為核心的收發(fā)系統(tǒng)框圖，與圖1相比少了3路模擬混頻器及3路中頻放大器，頻率源模塊更加簡(jiǎn)單。圖2添加了高速DDS模塊，通過高速DDS與調(diào)制開關(guān)直接合成詢問信號(hào)及旁瓣抑制信號(hào)，直接通過高速ADC對(duì)1090MHz應(yīng)答信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，最終數(shù)據(jù)通過光吉比特以太網(wǎng)傳輸。

圖1 傳統(tǒng)二次雷達(dá)收發(fā)系統(tǒng)框圖

圖2 新型二次雷達(dá)收發(fā)系統(tǒng)框圖

2 射頻接收設(shè)計(jì)

射頻接收通過高速ADC與FPGA實(shí)現(xiàn)[6]，高速ADC芯片為TI公司的ADC12D1800RF，芯片以800MSPS采樣率對(duì)1090MHz應(yīng)答信號(hào)直接進(jìn)行采樣，采樣所得數(shù)字信號(hào)傳輸至FPGA進(jìn)行數(shù)字基帶處理。射頻采樣特征是高輸出數(shù)據(jù)率，F(xiàn)PGA芯片為Altera的EP4SGX230KF40I3，其最大運(yùn)算速率455MSPS，如果采樣輸出信號(hào)直接以速率800Mbps傳輸至FPGA，則無法進(jìn)行串并轉(zhuǎn)換。ADC12D1800RF支持單通道1：4輸出及雙通道1：2輸出模式。在雙通道1：2輸出模式下，芯片將輸出數(shù)據(jù)率降至400Mbps，可通過ECM模式將ADC芯片地址0h寄存器設(shè)置為2008h實(shí)現(xiàn)。

圖3為射頻接收處理框圖，ADC芯片將3路應(yīng)答信號(hào)以采樣率400MSPS、中心頻率110MHz形式傳輸至FPGA進(jìn)行數(shù)字基帶處理，通過數(shù)字下變頻將其轉(zhuǎn)變?yōu)閿?shù)據(jù)率10Mbps的零中頻信號(hào)。LVDS_CORE為串并轉(zhuǎn)換模塊，可將多路串行數(shù)據(jù)轉(zhuǎn)換為單路并行數(shù)據(jù)。在數(shù)字下變頻中，信號(hào)與數(shù)字本振混頻得到零中頻信號(hào)，通過CIC抽取濾波器[7]將零中頻信號(hào)采樣率由400MSPS轉(zhuǎn)變?yōu)?0MSPS，最后通過FIR濾波器進(jìn)行帶內(nèi)幅度補(bǔ)償及提高帶外抑制，最后得到IQ正交信號(hào)。

圖3 射頻接收處理框圖

得到IQ正交信號(hào)后，需要進(jìn)行對(duì)數(shù)運(yùn)算得到信號(hào)幅度值，其次進(jìn)行幅相比較。式(1)為和波束與差波束幅相比較計(jì)算公式，該值直接為軟件化處理系統(tǒng)提供幅相標(biāo)校依據(jù)。

(1)

式(1)中，IΣ(n)為AΣ(t)cos(φΣ(n))，QΣ(n)為AΣ(t)sin(φΣ(n))，IΔ(n)為AΔ(t)cos(φΔ(n))，QΔ(n)為AΔ(t)sin(φΔ(n))，其中AΣ(t)及AΔ(t)為幅度信息，φΣ(n)及φΔ(n)為相位信息，因此和波束與差波束之間的幅相比較值可表示為：

(2)

由式(2)可知，當(dāng)和波束回波與差波束回波保持一致時(shí)，幅相比較值為1。

RSLS為副瓣匿影控制[8]，它是抑制天線接收副瓣干擾的有效措施，當(dāng)和波束應(yīng)答信號(hào)幅度高于控制波束時(shí)，則該信號(hào)來源于天線主瓣方向，應(yīng)當(dāng)保留，反之則來源于天線副瓣方向，應(yīng)當(dāng)丟棄。 其計(jì)算

結(jié)果如式(3)、(4)所示：

(3)

(4)

式(3)、(4)中RΔ與RΩ分別為差通道校準(zhǔn)系數(shù)及控制通道校準(zhǔn)系數(shù)，通過引入校準(zhǔn)系數(shù)可更好實(shí)現(xiàn)副瓣匿影控制。射頻接收產(chǎn)生的幅度信息及標(biāo)校數(shù)據(jù)最終通過光吉比特以太網(wǎng)傳輸至軟件化處理系統(tǒng)。

3 射頻發(fā)射設(shè)計(jì)

射頻發(fā)射通過高速DDS及FPGA實(shí)現(xiàn)，其作用是產(chǎn)生詢問信號(hào)及旁瓣抑制信號(hào)。DDS芯片以頻率控制字為工作依據(jù)，通過相位累加實(shí)現(xiàn)頻率合成[9]。AD9914采用先進(jìn)DDS技術(shù)，連同高速、高性能數(shù)模轉(zhuǎn)換器以構(gòu)成數(shù)字可編程合成器。AD9914工作于2.4GSPS采樣率，為正確輸出信號(hào)，F(xiàn)PGA通過SPI總線將DDS內(nèi)部FTW設(shè)置為6dddddddh，并使DDS工作在連續(xù)波模式下，最后通過詢問脈沖及旁瓣抑制脈沖對(duì)DDS輸出信號(hào)進(jìn)行調(diào)制。

圖4 信號(hào)產(chǎn)生原理框圖

詢問脈沖及旁瓣抑制脈沖由FPGA產(chǎn)生，需要在FPGA內(nèi)部RAM[10]建立一個(gè)64×16bit時(shí)間周期表和一個(gè)1024×16bit脈沖信息表，表中數(shù)據(jù)由控制計(jì)算機(jī)發(fā)送的控制幀進(jìn)行寫入和更新。FPGA脈沖觸發(fā)單元讀取時(shí)間周期表中時(shí)間觸發(fā)參數(shù)產(chǎn)生時(shí)間觸發(fā)，脈沖產(chǎn)生單元讀取脈沖信息表參數(shù)輸出詢問脈沖、旁瓣抑制脈沖以及發(fā)射觸發(fā)脈沖，發(fā)射觸發(fā)提供時(shí)間依據(jù)。

圖5 脈沖產(chǎn)生時(shí)序圖

4 光吉比特以太網(wǎng)傳輸設(shè)計(jì)

傳統(tǒng)收發(fā)設(shè)備通過光纖將數(shù)據(jù)傳輸至光纖采集卡，光纖采集卡將數(shù)據(jù)輸出至服務(wù)器，服務(wù)器再將數(shù)據(jù)傳輸至交換機(jī)實(shí)現(xiàn)數(shù)據(jù)共享，傳輸形式復(fù)雜，而異步傳輸可解決這一問題。在異步傳輸模式下，數(shù)據(jù)通過光吉比特以太網(wǎng)傳輸至網(wǎng)絡(luò)交換機(jī)，直接免去了光纖采集卡，提升了軟件化處理功能，文中數(shù)據(jù)讀寫通過雙口RAM以乒乓操作[11]實(shí)現(xiàn)。以太網(wǎng)最大

幀字節(jié)為8192，每幀可傳輸4096個(gè)16位數(shù)據(jù)。數(shù)字下變頻最終輸出3路14位對(duì)數(shù)視頻信號(hào)、1路16位幅相校準(zhǔn)誤差值，原始數(shù)據(jù)率640Mbps。在設(shè)計(jì)中，每幀以太網(wǎng)數(shù)據(jù)包含7998字節(jié)數(shù)據(jù)及50字節(jié)數(shù)據(jù)幀頭，四路數(shù)據(jù)通過4組雙口RAM實(shí)現(xiàn)讀寫操作，即在199.9μs時(shí)間內(nèi)，4組雙口RAM的A口進(jìn)行實(shí)時(shí)數(shù)據(jù)寫操作，雙口RAM的B口以時(shí)間間隔進(jìn)行數(shù)據(jù)讀操作并發(fā)送，在下一個(gè)199.9μs時(shí)間內(nèi)，4組雙口RAM的A口以時(shí)間間隔進(jìn)行數(shù)據(jù)讀操作并發(fā)送，雙口RAM的B口進(jìn)行實(shí)時(shí)數(shù)據(jù)寫操作。

圖6 實(shí)時(shí)網(wǎng)絡(luò)數(shù)據(jù)包

5 結(jié)束語

圖7為詢問信號(hào)頻譜圖，圖8為和波束IQ實(shí)測(cè)頻域圖，由最終實(shí)測(cè)圖可知設(shè)計(jì)實(shí)現(xiàn)了射頻收發(fā)功能。本次論文設(shè)計(jì)不僅可有效運(yùn)用于二次雷達(dá)，更可應(yīng)用于L波段航管及風(fēng)廓線雷達(dá)等，并為射頻收發(fā)一體化提出了確實(shí)有效的實(shí)施方案。

圖7 詢問信號(hào)頻譜圖

圖8 和波束IQ實(shí)測(cè)頻域圖