基于FPGA的無線充電接收芯片驗(yàn)證平臺(tái)的設(shè)計(jì)

劉彬彬

摘要：本文以一款基于dw8051的無線充電接收芯片為例，闡述了搭建FPGA原型驗(yàn)證平臺(tái)的幾個(gè)步驟，以及設(shè)計(jì)驗(yàn)證過程中的出現(xiàn)一些問題的分析及解決。

[關(guān)鍵詞]SoCFPGA原型驗(yàn)證驗(yàn)證方法學(xué)

隨著IC設(shè)計(jì)技術(shù)的發(fā)展，目前芯片的設(shè)計(jì)已進(jìn)入到Soc的時(shí)代。Soc就是將微處理器，數(shù)字IP，模擬IP，各類存儲(chǔ)器及膠合邏輯集成在單一芯片上。隨著設(shè)計(jì)規(guī)模及復(fù)雜度的提升，成功設(shè)計(jì)一款芯片的時(shí)間和成本也成倍的增加，因此，如何在保證功能的情況下，縮短時(shí)間減低成本成了我們關(guān)注的焦點(diǎn)。隨著FPGA日趨成熟的工藝技術(shù)，不斷降低的功耗和成本，以及不斷增強(qiáng)的規(guī)模和速度，使得其在原型驗(yàn)證有著不可替代的地位。用FPGA作為原型驗(yàn)證硬件模塊的載體，有兩方面的優(yōu)勢(shì)：一方面是FPGA是邏輯器件，仿真的速度比軟件仿真速度快，另一方面，硬件的物理特性跟實(shí)際芯片比較接近，有利于我們比較真實(shí)的評(píng)估驗(yàn)證。利用FPGA搭建的驗(yàn)證平臺(tái)，通過模塊級(jí)和系統(tǒng)級(jí)的驗(yàn)證，能快速的縮短開發(fā)時(shí)間，降低開發(fā)成本，提高流片的成功率。

本文通過一款以dw8051處理器為核心的無線充電接收芯片，闡述了如何構(gòu)建和驗(yàn)證FPGA原型驗(yàn)證的軟硬件平臺(tái)，包括硬件資源的整合，IP替換，測(cè)試仿真，綜合實(shí)現(xiàn)及軟硬件聯(lián)調(diào)等。

1基于dw8051無線充電接收芯片的設(shè)計(jì)

本文所述的是一款應(yīng)用于無線充電接收系統(tǒng)，滿足WPCQi標(biāo)準(zhǔn)的無線接收芯片，該芯片采用MCS-51系列精簡指令集處理器dw8051作為微控制器。DW8051是由Synopsys提供的可綜合的微控制器IP核。它兼容標(biāo)準(zhǔn)的8051，但為了便于集成，采用了新的外部接口。DW8051除了使用loop進(jìn)行精準(zhǔn)延遲的設(shè)計(jì)外，兼容大部分的標(biāo)準(zhǔn)51軟件。

基于dw8051的無線接收芯片架構(gòu)如圖1所示，包括了數(shù)字部分和模擬部分，數(shù)字部分除了dw8051和SFR總線外，還包括了接口單元，定時(shí)器模塊，I2C總線，串口uart，復(fù)位及看門狗單元等多個(gè)模塊，模擬單元包括fsk解調(diào)，ask調(diào)制，12位的ADC，LDO，PLL，基準(zhǔn)源及驅(qū)動(dòng)mos等，除了這些數(shù)字模擬模塊還有RAM及flash等。

2FPGA原型驗(yàn)證軟硬件平臺(tái)的設(shè)計(jì)

近年來隨著集成電路工藝技術(shù)的發(fā)展，芯片規(guī)模越來越大，應(yīng)用在RTL代碼驗(yàn)證的時(shí)間，及軟件開發(fā)驗(yàn)證時(shí)間越來越多，這都需要借助FPGA原型模擬芯片的行為，來幫助硬件開發(fā)和軟件開發(fā)者來提高效率，相對(duì)于軟件仿真，F(xiàn)PGA硬件結(jié)構(gòu)更接近于真實(shí)地芯片，更能有效真實(shí)地配合軟件開發(fā)，有效真實(shí)地反映存在的問題，提高芯片的正確性。但是由于FPGA及ASIC兩者結(jié)構(gòu)的不同，在做FPGA對(duì)應(yīng)ASIC的驗(yàn)證時(shí)，還需要進(jìn)行相應(yīng)的修改，才能完成對(duì)應(yīng)的功能驗(yàn)證。

本文主要就從硬件及軟件兩個(gè)方面進(jìn)行描述。硬件方面主要包括了，F(xiàn)PGA的選型，開發(fā)板的購買，ASIC代碼轉(zhuǎn)換裝入FPGA，調(diào)試啟用FPGA原型。軟件方面包括了，軟件程序準(zhǔn)備，軟件載入FPGA協(xié)同運(yùn)行。

2.1FPGA選型

FPGA選型需要根據(jù)ASIC設(shè)計(jì)的實(shí)際需求進(jìn)行，如表1所示，ASIC設(shè)計(jì)通常包括以下一些內(nèi)容：

（1）容量：包括了純邏輯容量，存儲(chǔ)容量，dsp單元容量等。

（2）內(nèi)置IP：包括時(shí)鐘IP，存儲(chǔ)控制器IP，cpu等。

（3）接口：普通的IO接口及專用的高速接口如PCIE，LVDS接口等。

（4）速度：資源占用率在50%左右時(shí)的速度，一般被用來評(píng)估原型。

針對(duì)以上內(nèi)容進(jìn)行分析，其中純邏輯容量，即ASIC中組合電路與觸發(fā)器的容量，直接替換成FPGA的邏輯資源。需要內(nèi)置存儲(chǔ)單元，比如單雙端口的ram，rom，ffo等來對(duì)asic中的存儲(chǔ)IP進(jìn)行替換。需要有dsp器件來替換asic中的乘加運(yùn)算。還需要一些內(nèi)置的IP，比如分頻模塊PLL，時(shí)鐘模塊MMCM等，對(duì)于接口的要求，一般FPGA足夠多的I0口都能滿足要求，除非一些特定的專用口。影響速度的因素較多，包括設(shè)計(jì)規(guī)劃，代碼風(fēng)格，資源情況等等，這些可以再選擇一款容量足夠的FPGA后，經(jīng)過代碼替換，編譯綜合后得到一個(gè)大概的數(shù)據(jù)，根據(jù)這個(gè)數(shù)據(jù)再來選擇速度更合適的FPGA。綜上所述，根據(jù)以上的限定信息來進(jìn)行FPGA的選型。

2.2FPGA原型板選擇

本課題的原型驗(yàn)證硬件平臺(tái)結(jié)構(gòu)如圖2所示，該驗(yàn)證平臺(tái)的主芯片采用altera公司高性價(jià)比FPGA：cycloneII系列EP2C8Q208C8N，此芯片資源豐富，價(jià)格適中，非常適合中小型芯片驗(yàn)證，板載EPCS16N串行配置芯片，同時(shí)支持jtag和as模式;系統(tǒng)的工作時(shí)鐘由50M的有源晶振提供，IO口3.3V電壓由電源管理芯片1085提供，F(xiàn)PGA的1.2V的內(nèi)核電壓由1117穩(wěn)壓芯片提供，板子預(yù)留有足夠的IO口，可以通過擴(kuò)展IO，將驗(yàn)證板與子板相連，進(jìn)行系統(tǒng)級(jí)的驗(yàn)證。本課題采用的是主板加子板的驗(yàn)證模式，主板是FPGA原型板，子板是AD采集及mos驅(qū)動(dòng)管子等分立元件搭建的板子，盡量使搭建的FPGA原型驗(yàn)證平臺(tái)跟真實(shí)芯片一致。

2.3ASIC代碼轉(zhuǎn)換

FPGA原型驗(yàn)證的關(guān)鍵是盡可能的使FPGA模擬真實(shí)芯片的功能，盡可能的接近真實(shí)的芯片，但在實(shí)際的使用過程中，由于FPGA與ASIC自身工藝及結(jié)構(gòu)的不同，以及一些規(guī)模，速度，功耗上的限制，使得在使用FPGA作為芯片原型驗(yàn)證時(shí)，需要對(duì)ASIC的源代碼進(jìn)行一些修改，替換才能完成對(duì)應(yīng)的功能。整個(gè)驗(yàn)證流程如圖3所示的，本文只對(duì)右邊FPGA原型驗(yàn)證流程進(jìn)行分析。

2.3.1存儲(chǔ)單元的替換

在本設(shè)計(jì)中使用的兩個(gè)ram一個(gè)用來運(yùn)行程序，一個(gè)用來存儲(chǔ)數(shù)據(jù)，都需要轉(zhuǎn)換成FPGA內(nèi)部同樣大小的RAMIP核，本設(shè)計(jì)中使用了一個(gè)rom存儲(chǔ)單元用來存儲(chǔ)BootLoader的程序，同樣在驗(yàn)證的過程中需要換成同樣大小的ROMIP核。

2.3.2時(shí)鐘單元的處理

時(shí)鐘門控clockgating一般在ASIC中廣泛使用，一般會(huì)在clk模塊中例化成由latch與門組成的門控單元，對(duì)某個(gè)模塊進(jìn)行時(shí)鐘控制。這些門控單元，如果直接在FPGA中例化為相同邏輯的latch與門，邏輯功能是沒有問題的。但是這時(shí)與門出來的受控時(shí)鐘，則不能再FPGA的專用時(shí)鐘網(wǎng)絡(luò)中走線，而是走普通的信號(hào)網(wǎng)絡(luò)，這樣FPGA能達(dá)到的頻率很差。為了糾正這樣情況，可以把對(duì)寄存器的門控，放在寄存器端，也就是選用FPGA中行如FDCE這樣帶門控的寄存器。

2.3.3模擬單元的替換

FPGA原型驗(yàn)證只能驗(yàn)證數(shù)字部分，模擬部分的功能只能通過外部器件，分立元件來實(shí)現(xiàn)，本系統(tǒng)中的ASK，F(xiàn)SK，AD，LDO等模擬模塊都是通過一個(gè)子板連接到驗(yàn)證主板上的，而整個(gè)系統(tǒng)的電源，復(fù)位，時(shí)鐘等，也是由主板提供的。其中內(nèi)核電壓，IO電壓，存儲(chǔ)單元的電壓由驗(yàn)證板電壓轉(zhuǎn)換電路提供，而時(shí)鐘則有板上的晶振通過PLL模塊轉(zhuǎn)換提供。

2.3.4其他數(shù)字IP的替換

如果使用到一些計(jì)算的乘法器，除法器，乘加運(yùn)算等，還需要一些其他的IP來替換。

2.4代碼的ModelSim仿真

由于對(duì)代碼進(jìn)行了替換，為了保證驗(yàn)證的等效性，以及便于驗(yàn)證出差檢查，需先對(duì)轉(zhuǎn)換后的代碼進(jìn)行仿真驗(yàn)證，再進(jìn)行原型板的調(diào)試驗(yàn)證。本設(shè)計(jì)使用Mentor公司的ModelSim仿真工具進(jìn)行仿真，modelsim提供了友好的界面，可以很方面的觀察仿真波形信號(hào)，并且modelsim可以通過運(yùn)行腳本文件，方便仿真。Modelsim還提供了仿真覆蓋率的功能，能夠標(biāo)識(shí)此測(cè)試激勵(lì)仿真驗(yàn)證了哪些模塊。這些功能有助于提高代碼功能驗(yàn)證的覆蓋率。

為了驗(yàn)證代碼替換的正確性，對(duì)一些相應(yīng)的模塊進(jìn)行仿真測(cè)試。本設(shè)計(jì)中有對(duì)RAM，ROM核進(jìn)行替換，為了驗(yàn)證這兩個(gè)模塊及對(duì)這兩個(gè)模塊操作運(yùn)行模塊是否正確，設(shè)計(jì)了一個(gè)激勵(lì)，該激勵(lì)通過運(yùn)行8051處理器的程序，來仿真驗(yàn)證8051對(duì)RAM，ROM的數(shù)據(jù)存儲(chǔ)是否正確。仿真結(jié)果可以通過ModelSim查看仿真波形。圖4所示RAM模塊的仿真波形。圖5所示是mcu加載的程序?qū)嶋H的數(shù)據(jù)。從圖4可看出，運(yùn)行程序時(shí)，從RAM中讀出的mcu程序的數(shù)據(jù)跟圖5顯示的程序數(shù)據(jù)是一致的，通過ModelSim仿真不僅可以驗(yàn)證代碼替換是否等效，功能是否正確，還可以檢查出一些基本得語法錯(cuò)誤。

2.5原型板的調(diào)試

在完成modelsim的仿真后，就可以將編譯綜合后的文件加載到FPGA中，進(jìn)行原型板的調(diào)試。原型板的調(diào)試主要一下幾個(gè)步驟：確認(rèn)下原型板電壓電流是否正確是否穩(wěn)定;確認(rèn)下輸入時(shí)鐘的頻率，相位，偏移，分頻是否正確;確認(rèn)下FPGA的配置及復(fù)位系統(tǒng)是否正確;確認(rèn)編譯綜合文件是否能加載到FPGA中。3FPGA的原型驗(yàn)證的實(shí)現(xiàn)

在原型板調(diào)試完成后，驗(yàn)證的基本平臺(tái)已搭建完成，可以對(duì)芯片進(jìn)行系統(tǒng)完整的驗(yàn)證。

本文描述的驗(yàn)證工作主要包括兩部分，一部分是針對(duì)芯片內(nèi)部各個(gè)模塊的功能驗(yàn)證，即模塊級(jí)的驗(yàn)證，另一部分是結(jié)合軟件，運(yùn)行整個(gè)mcu系統(tǒng)，進(jìn)行完整功能的驗(yàn)證，即系統(tǒng)級(jí)的驗(yàn)證。

3.1模塊級(jí)驗(yàn)證

模塊級(jí)的驗(yàn)證一方面調(diào)試時(shí)間短，查找問題容易，針對(duì)性強(qiáng)，另一方面，分工明確，便于多人合作，效率高。模塊級(jí)驗(yàn)證主要根據(jù)功能要求編寫測(cè)試激勵(lì)，通過modelsim仿真，及板子調(diào)試，示波器查看等手段來驗(yàn)證。本設(shè)計(jì)的測(cè)試激勵(lì)主要有兩種方式，一種是直接通過verilog描述語言編寫，一種是通過c語言編寫軟件程序，加載到mcu中，運(yùn)行meu進(jìn)行測(cè)試。在進(jìn)行驗(yàn)證時(shí)，根據(jù)具體的模塊選擇適合的方式來進(jìn)行驗(yàn)證，所有的驗(yàn)證結(jié)果都可以通過modelsim觀測(cè)到。圖6所示為測(cè)試uart模塊時(shí)modelsim捕獲的波形。將串口0接到串口1上，從串口0定時(shí)發(fā)送數(shù)據(jù)0xaa，0xa9，0xa8，0xa7，從仿真圖6可以看出在串口1上接收到了同樣的數(shù)據(jù)：0xaa，0xa9，0xa8，0xa7。

3.2系統(tǒng)級(jí)驗(yàn)證

完成模塊級(jí)的驗(yàn)證后，就可以進(jìn)行系統(tǒng)級(jí)的驗(yàn)證。整個(gè)系統(tǒng)的驗(yàn)證需要軟硬件協(xié)調(diào)驗(yàn)證，包括軟件的編寫，程序的下載，整個(gè)系統(tǒng)的運(yùn)行，系統(tǒng)功能的實(shí)現(xiàn)，系統(tǒng)級(jí)的驗(yàn)證包括了大部分的模塊，以及模塊之間的通訊。系統(tǒng)級(jí)的驗(yàn)證能夠驗(yàn)證出模塊級(jí)沒有驗(yàn)證出的問題，比如模塊之間通訊出錯(cuò)，模塊之間運(yùn)行的沖突等等。

本文僅以接收芯片的下載系統(tǒng)原型驗(yàn)證為例，通過keil軟件編寫一個(gè)串口代碼，功能為：固定向pc端發(fā)送0xaa的數(shù)據(jù)，編寫完代碼，編譯生成.hex的文件，將文件存儲(chǔ)到RAMIP核中，經(jīng)過FPGA進(jìn)行編譯綜合實(shí)現(xiàn)，通過jtag下載到板子上。此時(shí)整個(gè)驗(yàn)證環(huán)境就搭建好了。此時(shí)如果打開串口調(diào)試助手，可以看到一直接受到數(shù)據(jù)0xaa，現(xiàn)在通過keil軟件編寫一個(gè)不同功能的串口代碼，看功能是否切換過來，新的串口功能為：將串口從pc端接收到的數(shù)據(jù)再通過串口發(fā)送回pc端，編寫完代碼，編譯生成.hex的文件。如圖7所示，打開上位機(jī)，將程序通過上位機(jī)軟件下載到meu里面，可以看到下載成功，此時(shí)通過PC端的串口調(diào)試助手發(fā)送數(shù)據(jù)：676869123456，可以看到串口調(diào)試助手也接收到了同樣的數(shù)據(jù)676869123456。

4結(jié)論

文中以驗(yàn)證基于dw8051無線充電接收芯片為例，詳細(xì)的介紹了如何FPGA軟硬件驗(yàn)證平臺(tái)的設(shè)計(jì)，包括了FPGA的選型，原型板的選擇，ASIC代碼的轉(zhuǎn)換，modelsim的仿真，原型板的調(diào)試及原型的驗(yàn)證。在驗(yàn)證的過程中，先從硬件模塊的原型驗(yàn)證到模塊級(jí)的驗(yàn)證，最后到系統(tǒng)級(jí)的驗(yàn)證，保證原型驗(yàn)證具有較高的覆蓋率，提高整個(gè)平臺(tái)的可靠性。應(yīng)用FPGA原型驗(yàn)證的方法既可以驗(yàn)證功能提高流片的成功率，又能縮短開發(fā)周期。

參考文獻(xiàn)

[1]張躍玲，張磊，汪健等.FPGA的驗(yàn)證平臺(tái)及有效的SoC驗(yàn)證方法[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，201616（03）：8-11.

[2]馮凌霄，張冰，基于FPGA的SoC原型驗(yàn)證方法研究[J].電子設(shè)計(jì)工程，2014，22（16）：44-47.

[3]李維漢，趙韓，張坤，江昊，電動(dòng)汽車無線充電系統(tǒng)的分析與設(shè)計(jì)[J].昆明理工大學(xué)學(xué)報(bào)（自然科學(xué)版），2015，40（06）：66-70.

[4]胡江浩，張中煒。基于QI協(xié)議的無線充電通信系統(tǒng)[J].中國新通信，2016（03）：106-106.

[5]鄧良禹。手機(jī)無線充電技術(shù)的研究[J].移動(dòng)信息，2017（09）：7-8.

[6]蘇藝端，虞致國，顧曉峰。一種基于可重用激勵(lì)發(fā)生機(jī)制的SoC驗(yàn)證平臺(tái)[J].計(jì)算機(jī)工程與科學(xué)，2016（07）：1309-1315.

[7]程冀勝.SoC芯片F(xiàn)PGA原型的軟硬件協(xié)同驗(yàn)證[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2017（11）：7-13.

[8]李璐，周春良，馮曦，周芝梅，朱承治.基于DPI-C接口的可擴(kuò)展SOC驗(yàn)證平臺(tái)[J].電子設(shè)計(jì)工程，2018（04）：136-140.

[9]虞致國，魏敬和，基于FPGA的ARMSoC原型驗(yàn)證平臺(tái)設(shè)計(jì)[J].電子與封裝，2007，7（05）：25-28.

[10]豐玉田，付字卓，趙峰，大規(guī)模SoC設(shè)計(jì)中的高校FPGA驗(yàn)證技術(shù)的研究與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2006（02）：110-112.

[11]夏飛，劉光明，基于FPGA組的ASIC驗(yàn)證原型系統(tǒng)和邏輯分割算法的研究與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與科學(xué)，2006，28（09）：83-87.

[12]Thomas L， Anderson.Design intents raise verification level [M].Electronic Engineering Times， 2001.

[13]孫海平，丁健，系統(tǒng)芯片（SoC）驗(yàn)證方法與技術(shù)[M].北京：電子工業(yè)出版社，2005.

[14]虞致國，魏敬和，基于JTAG的SoC軟硬件協(xié)同驗(yàn)證平臺(tái)設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2010（10）：166-168..

[15]張術(shù)利，劉忻，基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)，2011（05）：71-73.

[16]楊安生，黃世震，基于ARMSoC的FPGA原型驗(yàn)證[J].電子器件，2011，34（03）：247-251.