基于可編程邏輯器件的數字電路實驗箱設計與實現

慕凱 楊麗 李穎琦 謝軍 丁富舜

摘? ?要：目前，國內眾多高校電子信息相關專業都設有電子技術基礎實驗室，其中，數字電路實驗室作為數字電路課程的實踐場所，實驗設備使用頻繁，實驗準備及相關工作量龐大，設備維護較為麻煩。另外，傳統實驗所用器件基本停產，購買麻煩，且價格高昂，損壞也比較嚴重，所以每學期都需要較多的經費對器件進行更換，以保證實驗器材正常使用。因此，文章通過可編程邏輯器件的靈活性和低成本，在單個實驗箱上設計一塊FPGA或者CPLD，取代原有繁多的傳統器件，在設備無故障的情況下，無需進行實驗箱其他準備工作，減少了管理人員工作量，降低了實驗成本。

關鍵詞：FPGA;CPLD;數字電路

目前，國內眾多高校電子信息相關專業都設有數字電路實驗室作為數字電路課程的實踐場所，實驗設備使用頻繁，所以實驗準備的工作量也很繁瑣，設備維護較為麻煩[1]。另外，傳統實驗所用器件基本停產，購買麻煩，且價格高昂，損壞也比較嚴重，所以每學期都需要較多的經費對器件進行更換和維修，以保證實驗器材正常使用。隨著實驗內容的增加，實驗箱體積越來越大，功耗也大大增加，往往難以適應大規模、不同內容實驗的要求。實驗裝置的落后已成為阻礙實驗發展的重要因素之一[2]。由此，為取代原有繁多的傳統器件，減小實驗箱的體積，應該選用FPGA或者CPLD代替。

選用verilog編寫的程序作為數字芯片的主要核心，在此基礎上做出更多常用數字芯片的程序。需用到的數字芯片，只需下載想用的程序即可實現相應的功能。改動之后不但能節省分立元器件成本，還可使實驗箱的功能更加強大，靈活性更高。

1? ? 硬件設計

1.1? 硬件設計

結合可編程邏輯器件的優點，本實驗箱都采用CPLD作為主控芯片，通過提前用verilog編寫的程序固化到CPLD中，并通過旋轉編碼器EC11系列可編程邏輯器件內部時鐘進行分頻，預留ESP8266 WiFi模塊方便后續升級，系統整體架構如圖1所示。

1.2? 可調脈沖頻率模塊設計

本模塊使用CPLD或FPGA對EC11旋轉編碼器（增量式觸電電刷編碼器）[3]，其轉動時引腳A、B相位變化（見圖2）。

當A信號上升沿時B信號為低電平，或當A信號下降沿時B信號為高電平，證明當前編碼器為順時針轉動。當A信號上升沿時B信號為高電平，或當A信號下降沿時B信號為低電平，證明當前編碼器為逆時針轉動（見圖3）。

在通過對順時針或逆時針轉動進行計數從而對系統時鐘進行分頻，即可達到可調脈沖頻率的目的。

1.3? WiFi模塊

本模塊使用ESP8266 WiFi模塊，ESP8266是一款超低功耗的UART—WiFi透傳模塊，擁有業內極富競爭力的封裝尺寸和超低能耗技術，專為移動設備和物聯網應用設計，可將用戶的物理設備連接到WiFi無線網絡上，進行互聯網或局域網通信，實現聯網功能，從而起到連接軟件（網絡編程）和硬件的連接作用[4]。

將芯片作為一個WiFi模塊，不需要自己再對芯片進行開發，只需要根據模塊提供的接口，用AT指令和ESP8266模塊的UART與CPLD進行通信，讓模塊去接入網絡即可[5]。ESP-01管腳如圖4所示。

1.4? 其他模塊設計

電路整體采用USB接口5 V供電，再通過AMS1117—3.3 V進行降壓對芯片進行供電，8個LED進行流水燈實驗和2個共陰極數碼管進行3～8譯碼器實驗或倒計時實驗，0.96寸OLED顯示當前進行的實驗，其余為用到I/O口全部引出，用作虛擬器件的引腳，引腳之間通過K2線和香蕉插座進行連接。電源模塊電路如圖5所示，電源模塊電路如圖6所示。

2? ? 軟件實現

整體系統設計思想架構整個如圖7所示，上電初始化，手機通過WiFi發送指令，WiFi模塊接收指令，通過串口發送給CPLD，CPLD接收信息不對，OLED顯示ERROR，等待手機重新發送指令，指令正確，OLED顯示“test xx start！”則可以進行實驗[6]。

圖7? 程序流程

3? ? 結語

盡管可編程邏輯器件在數字電路實驗箱的應用技術已經成熟，但是數電實驗箱還需要更進一步的改善，以后的實驗箱可能更加便捷，只需通過APP選擇所需要邏輯器件，進行實驗。但是無論怎么改進，本質還是幫助學生快速了解數字電路設計及原理，進一步了解可編程邏輯器件和認識硬件描述語言（Hardware Description Language，HDL）。隨著物聯網、人工智能和智能制造等新興市場的出現，未來FPGA市場份額會逐漸變大，FPGA也會成為未來電子專業學生學習中很重要的一部分。

基金項目：南京曉莊學院2017年度大學生實踐創新訓練項目;項目編號：201711460038X。

作者簡介：慕凱（1996— ），男，安徽滁州人，本科生;研究方向：電子信息。